

621.382(075)

Б 82



МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАУКОВО-МЕТОДИЧНИЙ ЦЕНТР ВИЩОЇ ОСВІТИ
ХАРКІВСЬКИЙ ДЕРЖАВНИЙ ТЕХНІЧНИЙ
УНІВЕРСИТЕТ РАДІОЕЛЕКТРОНІКИ

111

Б.І.БОРЗЕНКОВ

АНАЛОГОВА І ЦИФРОВА ЕЛЕКТРОНІКА

ХАРКІВ 2000

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАУКОВО-МЕТОДИЧНИЙ ЦЕНТР ВИЩОЇ ОСВІТИ

ХАРКІВСЬКИЙ ДЕРЖАВНИЙ ТЕХНІЧНИЙ
УНІВЕРСИТЕТ РАДІОЕЛЕКТРОНІКИ

НТБ ВНТУ



421182

621.382(075) Б 82 2000

Борзенков Б.І. Аналогова і цифрова електронік

Б.І. БОРЗЕНКОВ

АНАЛОГОВА І ЦИФРОВА ЕЛЕКТРОНІКА

Рекомендовано Міністерством освіти і науки України
як навчальний посібник для студентів вузів, які спеціалізуються
в області електронного апаратобудування

ХАРКІВ 2000

УДК 621.38

Борзенков Б.І. Аналогова і цифрова електроніка: Навч. посібник.-
Харків: ХТУРЕ, 2000.-256 с.
ISBN 5-7763-2751-2

В навчальному посібнику розглядаються принципи роботи, властивості типових електронних вузлів та пристроїв, методи аналізу електронних схем, фізичні процеси та принципи побудування схемотехніки напівпровідникових інтегрованих схем.

Навчальний посібник розраховано на студентів, що спеціалізуються в галузі електроніки спеціальностей:

7.091001 – Виробництво електронних засобів;

7.091002 – Біотехнічні медичні апарати та системи;

7.091003 – Побутова електронна техніка,

а також для спеціалістів в галузі схемотехніки.

Іл. 251. Табл. 15. Бібліогр.: 20 назв.

Рецензенти: Л.В. Дербунович, д-р техн. наук, проф.
(Харківський державний політехнічний університет);
О.С. Сердаков, д-р техн. наук, проф.
(Державний аерокосмічний університет).

УДМ 182

ISBN 5-7763-2751-2

НТБ ВНТУ
м. Вінниця

© Б.І. Борзенков, 2000

ВСТУП

Електронні прилади і пристрої застосовуються майже в усіх галузях науки і техніки. Роль електронних пристроїв особливо зростає зараз у зв'язку з широким використанням мікропроцесорної техніки для переробки інформаційних сигналів у промисловості, медицині, зв'язку і побуті, що є результатом розвитку інтегрованої технології, впровадження якої дозволило забезпечити масове виробництво дешевих, високоякісних мікроелектронних функціональних вузлів вслякого призначення, які не потребують спеціального налагодження.

У вигляді окремих інтегрованих схем промисловість випускає майже усі електронні функціональні вузли: підсилювачі, комутатори, логічні елементи, тригери, лічильники, регістри тощо. На базі великих і надвеликих інтегрованих схем створені мікропроцесори та мікропроцесорні комплекси. Іншим способом розширення функціональних можливостей інтегрованих схем є використання базових матричних кристалів і програмованих логічних матриць. Такі кристали являють собою велику кількість нескомутованих між собою елементів, індивідуально змінюючи електронні зв'язки, між якими можна створювати різноманітні функціональні вузли різного призначення.

Безперервне удосконалення схемотехніки вимірювальної, дослідницької, інформаційно-обчислювальної апаратури та керуючих комплексів автоматики потребує глибокого знання принципів дії приладів, компонентів і пристроїв електроніки, вивченню яких і присвячений даний посібник. Головну увагу приділено принципу дії приладів і пристроїв. Наведено найважливіші розрахункові співвідношення.

1 СТАНОВЛЕННЯ ЕЛЕКТРОННОЇ ТЕХНІКИ

1.1 Деякі стани розвитку електроніки

Прийнято вважати, що ера електроніки почалась у 1883 р., коли Т.А. Едісон відкрив, що якщо прикласти напругу між двома металічними електродами, які розташовані у вакуумному балоні, між ними тече струм. Це відкриття лежить в основі усієї електроніки дотранзисторного періоду.

У 1886 р. незалежно один від одного Г. Марконі і А.С. Попов передавали перші радіомовлення.

У 1888 р. А. Г. Столетов відкрив явище фотоелектронної емісії і побудував перший фотоелемент. Першу електронну лампу з виконанням ефекту термоелектронної емісії Едісона було винайдено Д. Флемінгом у 1904 р., а у 1906 р. Лі де Форест винайшов триелектродну лампу - триод, який здатен підсилювати слабкі електричні сигнали. У 1912 р. Е. Армстронг використав електронну лампу для генерації електричних коливань. Після цього радіотехніка стала розвиватися стрімко. Однополосний зв'язок, супергетеродин, радіонавігація, системи з піднесуочими у телефонії, тригерна схема - тільки частина винаходів, зроблених у період з 1915 до 1920 р.

У 1923 р. В.К. Зворикін винайшов передавальну телевізійну трубку - іконоскоп, у наступному році приймальну телевізійну трубку - кінескоп. З цього почався розвиток телебачення, хоча регулярні телетрансляції почалися у 1939 р.

Великий поштовх розвитку радіолакації дали роботи Д.А. Рожанського і Ю.Б. Кобзарєва у 1932 р. Був створений ряд типів ламп для надвисоких частот.

З 1930 р. працюють кварцові годинники. У 1933 р. М. Кноль опублікував статтю, що пояснювала принципи роботи електронного мікроскопу.

З 1931 р. фірма ІВМ почала випускати диференційні табулятори, основні на принципах, сформульованих у XIX ст. Ч. Бебіджем.

Навесні 1935 р. фірма RCA випустила на ринок осцилограф.

У 1934 р. Дж. Дрейєр відкрив принцип рідких кристалів, хоча цим відкриттям ніхто не зацікавився до 1960-х років.

У 1934 р. у фірмі Siemens виготовили мініатюрні конденсатори через напилення на клаптик слюди тонкої плівки срібла, що стало прообразом геперішніх тонкоплівкових компонентів.

З 1948 р., з винаходу У. Шоклі, Д. Бардіном, У. Браттайном транзистора, почалося піднесення електроніки напівпровідниками. Сталося це не випадково. Його поява була підготовленою великим обсягом досліджень в галузі напівпровідників. Так, ще у 1922 р. О.В. Лосев відкрив можливість генерувати і підсилювати радіосигнали за допомогою напівпровідників. Ним був створений безламповий приймач – кристадин. У 1925 р. Ю. Лілієнфельд винайшов пристрій для підсилення електричних коливань, майже тотожний каналному транзисторові. Але у ті роки ще не були розроблені способи одержання чистих напівпровідникових матеріалів і ці винаходи не дістали подальшого розвитку. Наприкінці 30-х років Ф. Мотт і А.С. Давидов розробили теорію випрямлення змінного струму на межі двох напівпровідників.

У 1961 р. з'явилися перші монолітні інтегровані схеми, а у 1971 – перший мікропроцесор. Мікроелектроніка швидко перетворилася у самостійну галузь і зайняла провідні позиції в електронній промисловості.

1.2 Загальна характеристика аналогових та імпульсних пристроїв

Електронні сигнали в електронних пристроях за своєю фізичною суттю можна поділити на аналогові і дискретні. Аналогові сигнали – це безперервні за часом функції напруги або струму. Вони можуть змінюватися повільно або відносно швидко за амплітудою і знаком. Дискретні сигнали – це розривні за часом функції напруги або струму, які приймають обмежену кількість рівнів. Дискретні сигнали називають також цифровими. Наслідком такого розподілу фізики сигналів є розподіл електронних пристроїв, що формують, підсилюють і перетворюють ці сигнали, на аналогові і цифрові пристрої.

Аналогові електронні пристрої, як правило, працюють у лінійному режимі, тобто вхідні й вихідні сигнали пов'язані лінійними або близькими до лінійних залежностями.

Цифрові схеми працюють в істотно нелінійному режимі. Вони здійснюють різні комутації, логічне перетворення сигналів, їх запам'ятовування, перетворення кодів, частоти імпульсів та інші операції.

Інформація, що передається за допомогою електричних сигналів, полягає у зміні їх електричних параметрів і форми або в умовному

взаємному розташуванні цих сигналів. Інформативним параметром можуть бути амплітуда, полярність, тривалість імпульсу або паузи.

Методи дослідження проходження сигналів через електронні кола базуються на основних законах електричних і електромагнітних кіл. Для застосування цих законів характеристики електронних пристроїв лінеаризують, а електронні компоненти заміняють еквівалентними схемами для різних робочих режимів і діапазонів. Таким чином електронна схема перетворюється в електричну, що є сукупністю джерел струмів, напруг, резисторів, ємностей, індуктивностей, і вже до неї застосовують відомі методи розрахунку електричних кіл для типових збурень.

Характерним для цифрових схем є побудова процесу проектування таким чином, щоб забезпечити збереження закритого чи відкритого стану електронних ключів та мінімального часу перемикання схеми від одного стійкого стану до іншого.

2 ПІДСИЛЮВАЧІ - ЗАГАЛЬНІ ВІДОМОСТІ

2.1 Класифікація підсилювачів

Підсилювачами називають пристрої, призначені для підсилення слабких електричних сигналів із збереженням їх форми. Підсилювання здійснюється підсилюючими елементами за рахунок енергії, що споживається підсилювачем від джерела живлення.

Класифікацію підсилювачів можна проводити за різними ознаками:

1) за типом використаного активного підсилюючого елемента - лампові, транзисторні, на тунельних або параметричних діодах, на мікросхемах і т.ін.;

2) за діапазоном підсилюваних частот - підсилювач сталого струму (ПСС), низької частоти (ПНЧ), високої частоти (ПВЧ), надвисокочастотні (НВЧ-підсилювачі);

3) за шириною смуги підсилюваних частот - широкосмугові, смугові, вибірні;

4) за характером зміни сигналу з часом - аналогові (підсилювачі безперервних сигналів), імпульсні;

5) з гальванічним зв'язком, з RC-зв'язком, з трансформаторним зв'язком;

6) за типом навантаження - резистивні (аперіодичні), резонансні.

Хоч усі електронні підсилювачі покликані підсилювати потужність електричного сигналу, іноді основним показником є струм або напруга на виході. Тому підсилювачі поділяються також на підсилювачі струму, напруги, потужності.

2.2 Структурна схема

Загальна структурна схема підсилювача наведена на рисунку 2.1




Рисунок 2.1

Підсилюючий каскад складається з джерела електричних сигналів, підсилюючого елемента, приймача підсилюваних сигналів (корисного навантаження), джерела живлення.

Підсилювач можна розглядати також як активний чотириполюсник, до вхідних затискачів якого підключено джерело сигналу, що підсилюється, до вихідних - навантаження (рисунок 2.2). Вхід і вихід мають звичайно загальну точку, яку заземлюють. Джерелом вхідного сигналу може бути або давач, або інший електронний підсилювач, рівень сигналу якого необхідно підвищити. Джерело сигналу зображено у вигляді генератора напруги E_r , який має власний внутрішній опір R_r , але можна й у вигляді генератора струму.




Рисунок 2.2

Потужність, що споживається підсилювачем від джерела сигналу, виділяється тільки на його вхідному активному опорі R_vx , який включено паралельно до джерела сигналу.

Вихідне коло зображено складеним з генератора E з внутрішнім R_{vix} , що підключається до R_n . На R_n виділяється корисна потужність вихідного сигналу.

Умовність такого уявлення складається у тому, що підсилюючий елемент подається у вигляді пристрою, який утворює вихідний сигнал. Насправді ж підсилюючий елемент не є джерелом електричної енергії, а відіграє роль змінного опору. Сама E є функцією E_r та частоти сигналу. З'ясування цих залежностей складає одне з основних завдань аналізу підсилювачів.

Сам підсилювач одночасно є навантаженням для джерела сигналу та джерелом сигналу для зовнішнього навантаження. Навантаженням підсилювача може бути не тільки споживач електричної енергії, але й вхід іншого підсилювача. В цьому випадку підсилювачі можуть уявляти з себе ланцюжок, тобто ставати багатокаскадними.

Способи зв'язку каскадів між собою, а також способи підключення навантаження до виходу підсилювача визначають багато з важливих властивостей підсилювача.

Як правило, попередні каскади призначені для підсилення напруги, струму або потужності сигналу до величини, яка необхідна для роботи вихідного каскаду, який у свою чергу, забезпечує отримання у навантаженні потрібної потужності при якомога високому коефіцієнті корисної дії та припустимому рівні спотворень.

2.3 Параметри і характеристики підсилювачів

Поки що вважатимемо, що підсилювач - це чотириполюсник, в якому нас цікавлять лише вхідні й вихідні величини та зв'язок між ними.

Оскільки основним показником буде показник, що відображає підсилювальні властивості, тобто відношення вихідної величини до вхідної, то відрізняють коефіцієнти підсилення напруги, струму та потужності:

$$K_U = \frac{U_{\text{вих}}}{U_{\text{вх}}}, \quad K_I = \frac{I_{\text{вих}}}{I_{\text{вх}}}, \quad K_P = \frac{P_{\text{вих}}}{P_{\text{вх}}} \quad (2.1)$$

Це безрозмірні величини, але їх можна виразити й у логарифмічних одиницях - децибелах:

$$K_{U,I}[\text{дБ}] = 20 \lg K_{U,I}, \quad K_P[\text{дБ}] = 10 \lg K_P \quad (2.2)$$

Якщо мова йдеться про багатокаскадний підсилювач, то

$$K = \prod_{i=1}^N K_i, \quad (2.3)$$

де N - кількість каскадів.

Параметрами підсилювача також вважаються $U_{\text{вих}}$ - номінальна вихідна напруга, номінальна вихідна потужність $P_{\text{вих}}$, яка виділяється на навантаженні підсилювача $R_{\text{н}}$, вхідний $R_{\text{вх}}$ та вихідний $R_{\text{вих}}$ опори, коефіцієнт корисної дії (ККД)

$$\eta = \frac{P_{\text{вих}}}{P_0},$$

тобто відношення вихідної потужності до потужності споживаної вихідним колом від джерела живлення.

Основним показником якості підсилювача є точність відтворення форми підсилюваного сигналу. Відхилення форми вихідного сигналу від форми вхідного звуться *спотвореннями*.

Оскільки сигнал будь-якої форми можна подати у вигляді суми гармонічних коливань, то збіг спектрів вхідної та вихідної напруг означає, що:

- 1) у спектрі вихідного сигналу не з'явилися нові гармоніки у порівнянні зі спектром вхідного сигналу;
- 2) відносні значення амплітуд окремих гармонік вихідного та вхідного сигналів однакові;
- 3) фазові зсуви окремих гармонічних складових вихідного та вхідного сигналів однакові.

В разі невиконання хоча б однієї з цих умов підсилювач вносить спотворення. У зв'язку з цим відрізняють нелінійні, частотні та фазові спотворення.

Нелінійні спотворення виявляються у тому, що при підсиленні сигналу синусоїдальної форми вихідний сигнал не є суто синусоїдальним. Крім основної гармоніки, яка має частоту вхідного сигналу, з'являється ряд вищих гармонік. Ці спотворення виникають через наявність елементів з нелінійними вольтамперними характеристиками, тобто нелінійних областей характеристик транзисторів, електронних ламп, кривих намагнічування осердь трансформаторів та ін.

Приклад виникнення нелінійних спотворень під час роботи транзистора з загальним емітером зображено на рисунку 2.3.




Рисунок 2.3

Виникнення нелінійних спотворень можна показати аналітично, якщо для спрощення описати вхідну характеристику транзистора квадратичною залежністю

$$i_{\text{б}} = aU_{\text{бе}}^2 = a(U_{\text{об}} + U_{\text{вх}})^2,$$

де $U_{\text{об}}$ - напруга зміщення на базі транзистора,

$U_{\text{вх}}$ - миттєве значення напруги вхідного сигналу.

Тоді

$$i_{\text{б}} = a(U_{\text{об}} + U_{\text{бм}} \sin \omega t)^2 =$$

$$= aU_{\text{об}}^2 + 2aU_{\text{об}}U_{\text{бм}} \sin \omega t + aU_{\text{бм}}^2 \sin^2 \omega t =$$

$$= I_{\text{об}} + \Delta I_{\text{об}} + I_{\text{б1м}} \sin \omega t - I_{\text{б2м}} \cos 2\omega t. \quad (2.4)$$

З виразу (2.4) видно, що на виході з'являється складова сигналу з подвоєною частотою вхідного сигналу.

За наявності нелінійних спотворень напруга або струм першої гармоніки є корисним підсиленням сигналом. Усі вищі гармоніки, починаючи з другої, є

наслідком нелінійних спотворень. Рівень нелінійних спотворень є пропорційним потужності вищих гармонік і під час підсилення синусоїдального сигналу оцінюється *коефіцієнтом нелінійних спотворень (коефіцієнтом гармонік)*

$$K_{\Gamma} = \sqrt{\frac{\sum_{i=2}^{\infty} P_i}{P_1}} = \sqrt{\frac{\sum_{i=2}^{\infty} U_i^2}{U_1^2}} = \sqrt{\frac{\sum_{i=2}^{\infty} I_i^2}{I_1^2}}, \quad (2.5)$$

де i - номер гармоніки.

В багатокаскадних підсилювачах

$$K_{\Gamma} = \sum_{i=1}^N K_{\Gamma i}$$

де N - кількість каскадів. Якісні підсилювачі звукових частот повинні мати $K_{\Gamma} \leq 0.01$.

У загальному випадку нелінійні спотворення окремих каскадів можуть частково компенсувати одне одного. Можуть виникати гармоніки комбінаційних частот, тому величина рівня K_{Γ} не дає повної оцінки рівня нелінійних спотворень. Самі нелінійні спотворення, як ми бачили на рисунку 2.3, пов'язані тільки з амплітудою вхідного сигналу і не пов'язані з його частотою. Із зростанням амплітуди сигналу вони теж зростають, так само, як і під час зростання потужності, що віддається до навантаження.

Другий тип обумовлений, головним чином, залежністю від частоти коефіцієнта передавання струму активних елементів, а також реактивних ємностей та індуктивностей. Справа у тому, що сигнали з складним спектральним складом різних частот підсилюються не однаково і зсуваються за фазою на різні кути. Оскільки взагалі коефіцієнт підсилення

$$K(j\omega) = |K(\omega)| e^{j\varphi(\omega)}$$

є комплексна величина, за оцінку частотних спотворень править амплітудно-частотна характеристика (АЧХ, рисунок 2.4)

Для неспотвореного підсилення ідеальна АЧХ має вигляд горизонтальної прямої $K(\omega) = K_0 = \text{const}$. Реальні підсилювачі мають завали низьких та високих частотах




Рисунок 2.4.

Кількісно нерівномірність АЧХ оцінюється *коефіцієнтом частотних спотворень*

$$M = \frac{K}{K_0},$$

де K - коефіцієнт підсилення на частоті, що розглядається; K_0 - коефіцієнт підсилення на деякій середній частоті. Звичайно визначаються коефіцієнти частотних спотворень на нижчій та вищій частоті діапазону:

$$M_H = \frac{K_H}{K_0}, \quad M_B = \frac{K_B}{K_0}.$$

Загальний коефіцієнт частотних спотворень багатокаскадних підсилювачів дорівнює добуткові коефіцієнтів частотних спотворень окремих каскадів

$$M = \prod_{i=1}^N M_i,$$

для однакових каскадів

$$M = M_1^N$$

Іноді величину частотних спотворень оцінюють відхиленням підсилення від величини K_0 , яке виражене у децибелах:

$$\Delta K[\text{дБ}] = K[\text{дБ}] - K_0[\text{дБ}]$$

Природно, за АЧХ можна визначити *граничні частоти і смугу пропускання* підсилювача. Граничними частотами вважають частоти $f_{H,гр}$ і $f_{B,гр}$, на яких коефіцієнт підсилення знижується до рівня 0,707 за напругою ($M = 1/\sqrt{2}$) або до рівня 0,5 за потужністю, тобто в обох випадках спадає на 3дБ. Діапазон частот $f_{B,гр} - f_{H,гр}$ вважається умовною смугою пропускання підсилювача.

Фазові спотворення не впливають на спектральний склад і співвідношення амплітуд гармонік. Зміна форми сигналу відбувається внаслідок відмінних фазових зсувів, які виникають в окремих складових сигналу після проходження через підсилювач. Це викликається наявністю реактивних компонентів та інерційними властивостями напівпровідникових приладів. Вплив фазових спотворень на форму сигналу можна спрощено пояснити на прикладі сигналу, що складається з двох гармонік (рисунки 2.5 а, 2.5 б), причому, побудованя рисунка 2.5 б проведено за умов, що коефіцієнт підсилення не залежить від частоти, лише для другої гармоніки підсилювач вносить зсув фаз на кут $\phi = \pi/4$.




Рисунок 2.5

Навіть за цих нескладних умов форма вихідного сигналу дуже сильно відрізняється від форми вхідного.

Таким чином, фазові спотворення не менш істотно, ніж частотні,

впливають на якість роботи підсилювача. Оцінюють ці спотворення за *фазочастотною характеристикою* (ФЧХ), що являє собою залежність кута зсуву фази між вихідними та вхідними сигналами від частоти (рисунок 2.6). Фазові спотворення відсутні, якщо фазовий зсув лінійно залежить від частоти. Ідеальною ФЧХ є пряма, яка починається у початку координат (пунктирна лінія на рисунку 2.6). ФЧХ реального підсилювача має вигляд, показаний суцільною лінією.




Рисунок 2.6

Необхідно визначити, що як частотні, так і фазові спотворення обумовлені одними й тими ж причинами і проявляються ються одночасно: більшим частотним спотворенням відповідають більші фазові спотворення, і навпаки.

спотворення, і навпаки.

Існує *передавальна характеристика* - відношення вихідного параметра до вхідного, виражене в операторному вигляді,

$$K(p) = \frac{U_{\text{вих}}(p)}{U_{\text{вх}}(p)} = \frac{M(p)}{N(p)}, \quad (2.7)$$

де

$$M(p) = a_0 + a_1 p + a_2 p^2 + \dots + a_m p^m,$$

$$N(p) = b_0 + b_1 p + b_2 p^2 + \dots + b_n p^n$$

поліноми, які містять дійсні коефіцієнти, а $p = j\omega$ (оператор). Для кола, що фізично реалізується, $m \leq n$, тому що при $f \rightarrow \infty$ його коефіцієнт передавання (підсилення) прямує до кінцевої границі $K(\infty) \geq 0$.

Перехідна характеристика (ПХ) - залежність вихідної напруги (або струму) від часу при східчастій (стрибкоподібній) зміні вхідної напруги (або струму). Ця характеристика відображає перехідні процеси у схемі й дозволяє судити про спотворення імпульсного сигналу. На практиці визначають за перехідну характеристику нормовану

$$h(t) = \frac{U_{\text{вих}}(t)}{K_0}$$

Як АЧХ і ФЧХ, так і перехідна характеристика обумовлені наявністю у підсилювачі реактивних елементів.

Залежність амплітудного (або діючого) значення вихідної напруги від амплітудного (або діючого) значення вхідної напруги зветься *амплітудною характеристикою (АХ)* підсилювача.




Рисунок 2.7

Реальна АХ (рисунок 2.7, крива 2) не виходить із початку координат (на відміну від ідеальної, пряма 1), тому що у підсилювачі завжди присутній залишковий рівень вихідної напруги $U_{\text{зал}}$ через наявність власних завад, що перешкоджає підсиленню дуже слабких сигналів. Кут нахилу АХ визначається коефіцієнтом підсилення, і доки він сталий за величиною реальна АХ додержує прямолінійності (ділянка АВ). Цю лінійною ділянкою визначається *динамічний діапазон* підсилювача, виражений у децибелах

$$D_y = 20 \lg \frac{U_{\text{вх.max}}}{U_{\text{вх.min}}}$$

де $U_{\text{вх.min}}$ - мінімальне значення вхідної напруги, яке можливо розпізнати на фоні власних завад підсилювача, а $U_{\text{вх.max}}$ - його максимальне значення, що залежить від заданого рівня нелінійних спотворень.

До вхідних параметрів підсилювачів відносять також: струм, напругу й потужність сигналу на вході, вхідний опір, номінальну вихідну напругу, струм, потужність.

Крім названих, існує ряд інших характеристик і параметрів: стійкість, стабільність, коефіцієнт шуму і т. ін.

2.4 Режими роботи

Крім власне підсилювальних елементів, у складі підсилювальних каскадів існують елементи, призначені забезпечувати необхідний режим роботи активних елементів. Для транзистора початковий режим (режим спокою) визначається сукупністю сталих складових напруги колектора U_{OK} , струму колектора I_{OK} і напруги (або струму) зміщення керуючого електрода (бази у схемі зі спільним емітером або емітера у схемі зі спільною базою). Початковому режимові відповідає початкове положення *робочої точки* на навантажній прямій, яка будується на сімействі статичних вихідних характеристик. Оскільки у транзисторних підсилювачах опір навантаження за сталим й змінним струмами звичайно мають різні величини, відрізняють навантажні прямі, відповідно, за сталим й змінним струмами.

Робоча ділянка статичних характеристик обмежується граничними значеннями напруги й струму колектора ($U_{k.max}$ і $I_{k.max}$), найбільшою потужністю, що розсіюється колектором під час найбільшої робочої температури.

У залежності від вихідного режиму роботи і амплітуди вхідного сигналу струм у колі колектора може протікати або протягом усього періоду зміни вхідного сигналу, або протягом тільки частини періоду. Відповідно до цього відрізняють різновиди режимів роботи транзистора - режими (або класи) А, АВ, В, С, D.


Для забезпечення відповідних значень струму та напруги достатньо підключити до транзистора джерело живлення $E_{ж}$ та резистор R_k (рисунк

2.8). Оскільки $I_e \approx I_k$, рівняння навантажної прямої має вигляд

$$E_{ж} = I_k R_k + U_{ке} \quad (2.8)$$

Це дає можливість, маючи дві граничні точки при $I_k = 0$ та $U_{ке} = 0$, графічно провести навантажну пряму на сімействі вихідних характеристик (рисунк 2.9 а).

У випадку режиму А початкове положення робочої точки на навантажній прямій та амплітуда вхідного струму вибираються так, щоб робоча точка не виходила за межі навантажної прямої, в яких зміни струму колектора прямо пропорційні змінам струму бази (рисунк 2.9 а), тобто робоча точка лежить на середині прямолінійної ділянки характеристик. Таким чином, задаються стру



Рисунк 2.8.

ми спокою I_{OK} , I_{O6} та напруга спокою U_{OK} . За такого вибору режиму спокою струм у вихідному колі проходить протягом усього періоду вхідного сигналу (рисунок 2.9 б) і, якщо значення сигналу не дуже велике і не виходить за межі згаданої ділянки, форма коливань вихідного струму майже відтворює зміни сигналу у вхідному колі, а амплітуда змінної складової вихідного струму $I_{кп}$ не може перевищувати струм спокою I_{OK} . Для роботи у цьому режимі характерними є мінімальні нелінійні спотворення, невелика вихідна потужність та низький ККД. Цей режим використовується у каскадах попереднього підсилення, а також у малопотужних вихідних каскадах.

У випадку режиму В місцезнаходження робочої точки вибирається у межах невеликих струмів колектора, близьких до I_{KO} (рисунок 2.9 в). Транзистор відкритий лише протягом половини періоду, тобто працює з відсіканням струму (рисунок 2.9 г). Під кутом відсікання θ розуміють половину часу за період, протягом якого через транзистор проходить струм. Кут відсікання у режимі В до рівнює 90° . Тому особливою рисою режиму є великий рівень нелінійних спотворень. Проте тепер можна подавати великий вхідний сигнал, отримувати велику вихідну потужність та високий ККД

(оскільки у відсутності сигналу вихідний струм транзистора майже нульовий і енергія джерела живлення витрачається тільки під час підсилення струму). Внаслідок високого рівня нелінійних спотворень режим В застосовується лише у двотактних схемах, де припинення струму одного транзистора компенсується появою струму

іншого.




Рисунок 2.9

Режим АВ займає проміжне положення між режимами А і В. Тут кут відсікання $\theta > \pi/2$ і у відсутності вхідного сигналу через активний елемент проходить струм, який дорівнює 5-15% максимального струму при заданому вхідному сигналі. Такий режим є більш економічним, ніж А, і дозволяє зменшити нелінійні спотворення під час використання двотактних вихідних каскадів.

В режимі С струм через активний елемент проходить протягом проміжку часу, меншого половини періоду вхідного сигналу ($\theta < \pi/2$). Струм спокою дорівнює нулю. Режим С є більш економічним, ніж режим В, і застосовується, якщо нелінійні спотворення неістотні. У відсутності сигналу підсилювач майже не споживає струм і починає працювати лише після того, як вхідний сигнал перевищить деяке порогове значення. Цей режим використовують у потужних резонансних підсилювачах, в яких навантаженням є резонансний контур.

Режим D є ключовим режимом, у якому активний елемент знаходиться тільки у двох станах: або повністю відкритий і має малий електричний опір, або повністю закритий і його електричний опір великий.

За різних значень керуючого сигналу струми і напруги активного елемента змінюватимуться так само, як і струм $I_{ок}$ і напруга $U_{ок}$.

Для більшості біполярних та польових транзисторів струм спокою встановлюється у межах від сотень мікроампер до декількох мікроампер. В інтегрованих схемах транзистори часто працюють у так званому мікрорежимі, у якому їх струм у точці спокою складає декілька мікроампер.

Під час роботи з великими сигналами робочу точку вибирають так, щоб забезпечити потрібне підсилення сигналу при допустимих нелінійних спотвореннях і якомога великому ККД.

Крім того, вимагається, щоб напруги, струми і потужності, що розсіюються на електричних приладах, не перевищували гранично допустимих значень.

2.5 Кола зміщення

Кола зміщення застосовуються для створення режиму спокою транзистора і забезпечення необхідної його сталості. Вплив цього кола на електричні параметри схеми має бути мінімальним, тому його приведення опір має бути більшим у порівнянні з опором наступної частини каскаду.

Для отримання необхідних напруг і струмів спокою задають певні напруги або струми, які мають назву напруг або струмів зміщення. Зміщення можна задати запровадженням у коло бази спеціальної батареї, але це неекономічно. Найпростіші способи подавання зміщення у вхідне коло біполярного транзистора наведені на рисунку 2.10.

НТБ ВНТУ
м. Вінниця

Спосіб подавання зміщення від спільного джерела з подільника на резисторах R_1 і R_2 (рисунок 2.10 а) називають зміщенням з фіксованою напругою база-емітер. Для забезпечення нормального функціонування струм подільника вибирають на порядок більшим, ніж струм бази.

В разі подавання зміщення через гасячий опір (рисунок 2.10 б) струм бази

$I_{об} \approx E_{ж}/R_1$ залежить тільки від зовнішніх параметрів і такий метод забезпечення робочого режиму транзистора називають зміщенням фіксованим струмом бази.

Під час проектування слід пам'ятати, що статичні характеристики окремих транзисторів одного типу істотно відрізняються, а їх положення (кут нахилу і відстань між кривими) змінюються під час зміни температури. Зворотний струм $I_{ко}$, падіння напруги на емітерному пере-




Рисунок 2.10

реході U_{ce} , коефіцієнт передавання струму h_{21} залежать від температури оточуючого середовища і до того ж схильні до змінного дрейфу.

Температурна стабілізація режиму роботи передбачає створення таких схем, у яких вплив зміни температури на положення робочої точки значно знижено. Ефективність термостабілізації заведено оцінювати коефіцієнтом температурної нестабільності

$$S = \frac{\Delta I_{ко}}{\Delta I_{кт}}$$

де $\Delta I_{ко}$ - повна зміна струму спокою колектора у схемі з термостабілізацією в робочому діапазоні температур, $\Delta I_{кт}$ - приріст некерованого струму за рахунок зміни параметрів транзистора. Чим менше S , тим стійкіше працює схема під час зміни температури.

Більшість схем температурної стабілізації базується на використанні глибокого від'ємного зворотного зв'язку за сталим струмом. У схемі на рисунку 2.11 елементом термостабілізації є резистор R_e . Зростання температури веде до зростання струму колектора транзистора. Отже, зростає і падіння напруги на R_e , тобто потенціал емітера стає більш додатним. Оскільки потенціал бази фіксовано за допомогою подільника, транзистор дещо закривається і струм

колектора зменшується

Конденсатор C_e - блокувальний, він виключає від'ємний зворотний зв'язок за змінним струмом. Схема емітерної стабілізації вигідна тим, що тут можна окремо керувати режимом роботи і його стабілізацією.

Стабільність роботи схеми тим краща, чим більше R_e і чим менше R_c , і не залежить від навантаження сталого струму. Проте при надмірному зростанні R_e знижується робоча напруга на транзисторі, а під час зменшення R_1 і R_2 зростає споживання потужності від джерела живлення і зменшується вхідний опір каскаду.




Рисунок 2.11

У схемі (рисунок 2.12) за допомогою R_c введено зворотний зв'язок за напругою. Наприклад, зростання колекторного струму спричиняє зменшення струму бази. Це, у свою чергу, викликає зменшення струму колектора і знижує температурну нестабільність.

З тією ж метою використовується введення до схеми підсилювача нелінійних елементів (термісторів, діодів, транзисторів), параметри яких залежать від температури (рисунок 2.13). Суть способу є у тому, що під час зміни температури оточуючого середовища опір терморезистора змінюється так, що зміна струму бази чи напруги між емітером та базою компенсує зміну струму колектора. Такий спосіб частіше називають термокомпенсацією. Так, у схемі рисунку 2.13 а із зростанням температури опір термістора зменшується, відповідно і напруга між базою і емітером, завдяки чому струм спокою




Рисунок 2.12

колектора лишається сталим. Оскільки термістори мають неоднакову температурну інерційність з транзистором, кращі результати можна отримати, якщо для термокомпенсації використати напівпровідниковий діод (рисунок 2.13 б). Температурний коефіцієнт напруги емітер-база транзистора і температурний коефіцієнт діода, який включено у прямому напрямку, практично однакові.

В польових транзисторах зміщення забезпечується загалом аналогічно або за рахунок падіння напруги на резисторі, який включено до кола витоку, або за рахунок подавання на заслін додаткової напруги (рисунок 2.14). До того ж




Рисунок 2.13




Рисунок 2.14

режим роботи польових транзисторів значно менше залежить від змін температури, тому, як правило, забезпечувати їх термостабілізацією простіше.

3 КАСКАДИ ПОПЕРЕДНЬОГО ПІДСИЛЕННЯ

3.1 Каскад підсилення на біполярному транзисторі зі спільним емітером

Під час проектування підсилювача доводиться розв'язувати ряд специфічних завдань.

Які підсилюючі елементи слід застосовувати, їх кількість, а також кількість каскадів визначається призначенням підсилювача і його технічними характеристиками. Спосіб включення підсилюючого елемента впливає на величину коефіцієнтів підсилення, вхідного й вихідного опору, на рівень нелінійних спотворень, частотні властивості і т. ін.

Режим роботи підсилюючого елемента дає себе взнаки на енергетичних показниках каскаду, на нелінійних спотвореннях.

Від того, як побудовано кола зв'язку, залежить стабільність вибраних режимів роботи, ступінь їх взаємного впливу, послаблення небажаних змінних напруг (шум, фон) і т. д.

Найбільшу увагу привернемо підсилювачам з RC-зв'язком між каскадами, звичайно призначеними для попереднього підсилення коливань напруги або струму джерела сигналу до величин, які необхідно подати до входу вихідного каскаду для отримання заданої потужності. Підсилювачі з RC-зв'язком здатні підсилювати сигнали у широкому діапазоні частот. Під час запровадження нескладної корекції вони здатні підсилювати з малими спотвореннями імпульсні сигнали. Підсилювачі з RC-зв'язком прості в конструюванні й налагодженні, володіють стабільними характеристиками і надійні у роботі, мають малі габарити, невелику масу та низьку вартість.

Типова схема каскаду на біполярному транзисторі зі спільним емітером (СЕ) наведена на рисунку 3.1. Конденсатори C1, C2 ізолюють каскад за сталою складовою від джерела сигналу та інших каскадів.

Аналіз пристрою проводять за допомогою еквівалентної схеми. Повна еквівалентна схема каскаду за змінним струмом зображена на

рисунку 3.2, де коло джерела сигналу змодельовано джерелом (генератором)




Рисунок 3.1

напруги E_{Γ} та резистором R_{Γ} ; паразитні ємності входу, монтажу, монтажу, навантаження, відповідно, $C_{вх}$, C_M , C_N ; r_e діф - диференційний опір емітера;




Рисунок 3.2

$$r_{ке} = \frac{r_K}{1 + h_{21e}} ; \quad C_{ке} = C_K(1 + h_{21e}) ; \quad R_B = R_1 \parallel R_2.$$

Роль R_N та C_N виконують вхідний опір та вхідна ємність наступного каскаду. Для аналізу електричних процесів цю складну модель доцільно спростити.

У підсилювальному каскаді ємність $C_{вх}$ невелика, тому нею можна знехтувати. Ємність $C_{ке}$ складає величину порядку декількох тисяч пікофарад і у реальних транзисторів має великий розкид. Ємність монтажу завжди $C_M \leq C_{ке}$. Якщо $C_N \leq C_{ке}$, а в багатоскладних підсилювачах це завжди дійсно, то ємностями C_N і C_M можна знехтувати. R_B можна включити до складу R_{Γ} , а E_{Γ} замінити еквівалентною е.р.с. за формулами

$$E'_{\Gamma} = E_{\Gamma} q ; \quad R'_{\Gamma} = R_{\Gamma} q$$

$$q = \frac{R_B}{R_{\Gamma} + R_B}$$

Тоді на середніх частотах маємо спрощену еквівалентну схему підсилювача, зображену на рисунку 3.3.

Комплексний вхідний опір визначається формулою

$$Z_{\text{ВХ}} = \frac{U_{\text{ВХ}}}{I_{\text{ВХ}}} = r_{\text{б}} + r_{\text{е}} \text{ дiф} (1 + h_{21\text{е}})$$

Активна складова вхідного опору дорівнює

$$R_{\text{ВХ}} = h_{11\text{е}} \parallel R_{\text{б}} \quad (3.1)$$




Рисунок 3.3

Вихідний опір каскаду становить паралельне з'єднання вихідного опору транзистора і опору $R_{\text{к}}$. Звичайно $r_{\text{ке}} \gg R_{\text{к}}$, тому справедливим є приблизна рівність

$$R_{\text{Вих}} \approx R_{\text{к}} \quad (3.2)$$

За допомогою допоміжних сталих часу коефіцієнт підсилення у загальному вигляді в комплексній формі можна записати

$$K = \frac{K_0}{1 + j \left(\omega \tau_1 - \frac{1}{\omega \tau_2} \right)} \quad (3.3)$$

де $\tau_2 = C2(R_{\text{к}} + R_{\text{н}})$, τ_1 становить досить складний вираз (до складу якого входять переважно параметри транзистора).

На середніх частотах, де вплив паразитних ємностей, ємностей переходів, інерційність транзистора не дають себе знати, коефіцієнт підсилення є максимальним і дорівнює K_0 , а кут зсуву фаз дорівнює нулю. Частота сигналу, на якій каскад не вносить фазового зсуву, іноді називається частотою квазірезонансу f_0 . Її розташовано в області середніх частот смуги пропускання і визначається вона співвідношенням

$$f_0 = \frac{\omega_0}{2\delta} = \frac{1}{2\pi\sqrt{\tau_1\tau_2}}$$

Вирази для коефіцієнтів підсилення напруги та струму в області середніх частот перетворюються до вигляду

$$K_{U0} = \frac{h_{21e}R_{KH}}{h_{11e} + R_{\Gamma} \parallel R_{\delta}} \cdot \frac{R_{\delta}}{R_{\delta} + R_{\Gamma}} \quad (3.4)$$

$$K_{I0} = \frac{h_{21e}R_K}{R_K + R_H} \cdot \frac{R_{\delta}}{R_{\delta} + R_{\Gamma}} \cdot \frac{R_{\Gamma}}{R_{\Gamma} \parallel R_{\delta} + h_{11e}} \quad (3.5)$$

де $R_{KH} = R_K \parallel R_H$. Таким чином, для підвищення підсилення напруги та струму треба застосовувати транзистори з високим коефіцієнтом h_{21e} .

Коефіцієнт підсилення напруги зростає із збільшенням сумарного колекторного навантаження, а також із зменшенням внутрішнього опору джерела сигналу R_{Γ} та вхідного опору каскаду. Якщо опір R_{Γ} малий ($R_{\Gamma} \ll h_{11e}$), а R_{KH} великий ($R_{KH} \gg h_{11e}$), то коефіцієнт підсилення напруги може бути досить високим (значно більше h_{21e}). Умову $R_{KH} \gg h_{11e}$ можна отримати у режимі потенційного виходу ($R_H \gg R_{вих}$, який зустрічається, наприклад, під час роботи каскаду на електроннопроменевої трубки).

Надмірне збільшення R_K з наміром збільшення K_U недоцільно через зниження h_{21e} . При великому R_K та малому $E_{ж}$ може значно зрости рівень нелінійних спотворень.

Великий вплив на підсилення напруги та струму чинить опір R_B . При малому значенні R_B через нього проходить велика частина струму джерела і підсилення різко зменшується. Якщо каскад навантажений на аналогічний підсилюючий каскад, то малий опір наступного каскаду зменшує сумарне навантаження попереднього. З точки зору підвищення коефіцієнта підсилення доцільно виконувати нерівність $R_B \gg R_{вх}$.

Коефіцієнт підсилення струму збільшується із зростанням внутрішнього опору і зменшенням опору навантаження R_H . Коефіцієнт K_I не може перевищувати h_{21e} .

За визначенням з формули (3.3) можна отримати АЧХ

$$K(\omega) = \frac{K_0}{\sqrt{1 + \left(\omega\tau_1 - \frac{1}{\omega\tau_2} \right)^2}} \quad (3.6)$$

та ФЧХ

$$\operatorname{tg}\varphi(\omega) = - \left(\omega\tau_1 - \frac{1}{\omega\tau_2} \right), \quad (3.7)$$

а також коефіцієнт частотних спотворень

$$M(\omega) = \frac{1}{\sqrt{1 + \left(\omega\tau_1 - \frac{1}{\omega\tau_2} \right)^2}}. \quad (3.8)$$

Знак мінус в (3.4) та (3.7) свідчить про те, що каскад зі спільним емітером перевертає фазу вхідного сигналу.

Еквівалентна схема на низьких частотах враховує розділючі конденсатори C_1 , C_2 , та конденсатор C_E , шунтуючий емітерний резистор




Рисунок 3.4

(рисунок 3.4). У цієї частотної області провідність S_{KE} мала у порівнянні з провідністю решти елементів і нею можна знехтувати.

На низьких частотах $\omega_H \ll \omega_0$ справедлива нерівність

$$\omega_H \tau_1 \ll \frac{1}{\omega_H \tau_2}$$

Модуль коефіцієнта підсилення тоді

$$K_{\text{УН}} = \frac{K_{\text{У0}}}{\sqrt{1 + \left(\frac{1}{\omega \tau_2}\right)^2}} = \frac{K_{\text{У0}}}{\sqrt{1 + \left[\frac{1}{\omega_H C_2 (R_K + R_H)}\right]^2}}, \quad (3.9)$$

тобто в міру зменшення частоти сигналу відбувається падіння підсилення. Це падіння обумовлене зростанням реактивного опору розділяючого конденсатора X_{C_2} (взагалі те ж саме можна казати й у відношенні конденсатора C_1). Цей опір стає порівняним з R_H внаслідок чого зменшуються струм у навантаженні і падіння напруги на ньому. Якщо $\omega \rightarrow 0$, $X_{C_2} \rightarrow \infty$, а $K_u \rightarrow 0$.

АЧХ і ФЧХ на низьких частотах описуються виразами

$$M(\omega) = \frac{1}{\sqrt{1 + \left(\frac{1}{\omega \tau_2}\right)^2}}, \quad (3.10)$$

$$\text{tg} \varphi_u(\omega) = \frac{1}{\omega \tau_2}. \quad (3.11)$$




Рисунок 3.5

Частотна характеристика на низьких частотах має вигляд, зображений на рисунку 3.5. Поведінка частотної характеристики визначається сталою часу перехідного кола підсилювача. Чим більше величина τ_2 , тим більш рівномірною буде частотна характеристика на низьких частотах.

Зсув фаз на дуже низьких частотах близький до $+\frac{\pi}{2}$.

Для того, щоб коефіцієнт підсилення на низьких частотах робочого діапазону не падав нижче припустимого рівня, необхідно певним чином вибрати сталу часу розділюючого кола. Оскільки під час проектування коефіцієнти частотних спотворень на межах смуги пропускання M_H і M_B звичайно задані, можна знайти мінімальне значення сталої часу

$$\tau_2 \geq \frac{M_H}{\omega_H \sqrt{1 - M_H^2}}$$

Для зменшення нерівномірності АЧХ на низьких частотах (тобто розширення полоси пропускання в бік низьких частот) треба збільшувати сталу часу $\tau_2 = C2(R_K + R_H)$. Підвищити підсилення на низьких частотах можна збільшуючи $R_{ВИХ}$, R_H і ємність розділюючого конденсатора. Опір R_H звичайно заданий, а у багатокаскадних підсилювачах він визначається вхідним опором наступного каскаду і не може змінюватися довільно. Змінити величину $R_{ВИХ}$ можна лише вибором опору резистора R_K , а обмеження на його зміни розглянуті вище. Тому для нашої мети можна користуватися лише збільшенням ємності розділюючого конденсатора, для чого часто використовують електролітичний конденсатор. При цьому межі збільшення τ_2 все одно обмежені. Взагалі ємність розділюючого конденсатора $C2$ знаходять за нижньою граничною частотою

$$C2 = \frac{1}{\omega_H R_K \sqrt{M_H^2 - 1}}$$

Ємність $C2$ включено послідовно з $R_{ВХ}$ наступного каскаду. Напряга з виходу транзистора подається на подільник $C2$, $R_{ВХ.НАСТ}$, а вхідна напряга наступного каскаду знімається з $R_{ВХ.НАСТ}$. Отже, чим менше опір конденсатора $C2$, тим ближче вхідна напряга для наступного каскаду до величини напруги, яка знімається безпосередньо з транзистора. Отже, ємність $C2$ не впливає на роботу каскаду, якщо її опір буде малим у порівнянні з $R_{ВХ.НАСТ}$. Оскільки опір конденсатора зменшується під час зростання частоти, ємність $C2$ не впливатиме на роботу підсилювача на ви-

соких частотах. Але в еквівалентній схемі на високих частотах (рисунок 3.6) необхідно враховувати ємність колекторного переходу.

На дуже високих частотах $\omega_B \gg \omega_0$ справедлива нерівність

$$\omega_B \tau_1 \gg \frac{1}{\omega \tau_2}.$$

Тоді модуль коефіцієнта підсилення визначається виразом

$$K_{UB}(\omega) = \frac{K_{U0}}{\sqrt{1 + (\omega_B \tau_1)^2}}. \quad (3.12)$$




Рисунок 3.6

Таким чином, на високих частотах існує завал АЧХ. Це падіння напруги обумовлене високочастотними властивостями самого транзистора - зменшенням h_{21e} і зменшенням опору паразитної ємності $C_{ке}$, яка шунтує навантаження кола колектора. Якщо $\omega_B \rightarrow \infty$, то $h_{21e} \rightarrow 0$, то $X_{ске} \rightarrow 0$, а $K_U \rightarrow 0$.

Для того, щоб падіння підсилення на високих частотах не знижувалося нижче припустимого, стала часу має бути менше певної величини. Максимальне значення сталої часу знаходять з нерівності

$$\tau_1 \leq \frac{\sqrt{1 - M_B^2}}{\omega_B M_B}$$

Для зменшення нерівномірності АЧХ на високих частотах необхідно зменшувати τ_1 . Значно знизити її не вдається, тому що τ_1 здебільшого визначається параметрами самого транзистора. Тому до транзистора ставляться особливі вимоги.

Ємність конденсатора C_e вносить додаткові спотворення на низьких частотах, де він перестає шунтувати R_e і коефіцієнт підсилення падає. До того ж, ще виникає додатковий кут зсуву фаз, який вноситься $R_e C_e$. Для отримання малих спотворень на низьких частотах доводиться вклучати велику C_e .

Підсилювач працює найбільш ефективно, коли від нього можна отримати найбільше підсилення при заданій смузі пропускання або найбільш широкую смугу при заданому підсиленні. Для оцінки таких властивостей використовують поняття *добротності каскаду* («площа підсилення»)

$$D = K_u \Delta\omega = K_u (\omega_B - \omega_H).$$

У разі великого сумарного навантаження добротність не залежить від нього і досягає граничного значення. Чим вище верхня гранична частота і чим менше припустимі частотні спотворення, тим менше підсилення напруги можна одержати від каскаду з потенційним виходом на вибраному транзисторі. Розширення смуги пропускання на високих частотах можна одержати раціональним вибором R_{KH} , тобто зменшенням опору R_K . Проте це супроводжується деяким зниженням коефіцієнта підсилення на середніх та низьких частотах. У багатьох застосуваннях добротність можна вважати приблизно сталою.

Умовну смугу пропускання однокаскадного підсилювача можна знайти, визначивши граничні частоти $f_{B,гр}$ та $f_{H,гр}$ через сталі часу τ_1 та τ_2 . За

визначенням на граничних частотах $M = \frac{1}{\sqrt{2}}$. На верхній граничній частоті

$$M_B = \frac{1}{\sqrt{1 + (\omega_{B,гр} \tau_1)^2}} = \frac{1}{\sqrt{2}}.$$

Знаменник цього виразу дорівнює $\sqrt{2}$ у разі $\omega_{B,гр} \tau_1 = 1$. Тоді верхня гранична частота умовної смуги пропускання однокаскадного підсилювача визначається рівністю

$$\omega_{B,гр} = \frac{1}{\tau_1}. \quad (3.13)$$

Аналогічно нижня частота умовної смуги пропускання дорівнює

$$\omega_{\text{н.гр}} = \frac{1}{\tau_2}. \quad (3.14)$$

Якщо підставити (3.7) в (3.8), можна встановити зв'язок між частотними спотвореннями та кутом зсуву фаз

$$M = \frac{1}{\sqrt{1 + (-\text{tg}\varphi)^2}} = \cos\varphi,$$

завдяки чому кут зсуву фаз на межах умовної смуги пропускання складає $\varphi_{\text{гр}} = 45^\circ$. АЧХ та ФЧХ підсилювача зображені на рисунку 3.7 а, б. У се-




Рисунок 3.7

редній частині смуги пропускання (в оточенні частоти f_0) $M \approx 1$, а фазовий зсув $\varphi = 0$.

Перемножуючи частоти $\varphi_{\text{н.гр}}$ і $\varphi_{\text{в.гр}}$, знаходимо:

$$\omega_{\text{в.гр}} \cdot \omega_{\text{н.гр}} = \omega_0^2. \quad (3.15)$$

Взагалі бачимо, що і коефіцієнт передавання струму транзистора, і його межелектродні ємності, і розділючі конденсатори впливають на частотні та фазові спотворення.

Взагалі бачимо, що і коефіцієнт передавання струму транзистора, і його межелектродні ємності, і розділючі конденсатори впливають на частотні та фазові спотворення.

3.2 Каскад підсилення на біполярному транзисторі зі спільною базою

Принципова та спрощена еквівалентна схеми каскаду зі спільною базою (СБ) наведені на рисунку 3.8 а, б. Еквівалентна схема за структурою




Рисунок 3.8

подібна до еквівалентної схеми підсилювача на транзисторі з СЕ. Тому, замінивши параметри $r_{\bar{b}}$, $r_{e, \text{діф}}$, h_{21e} на відповідні параметри $r_{e, \text{діф}}$, $r_{\bar{b}}$, h_{21b} , дістанемо для середніх частот

$$R_{\text{вх}} = r_{e, \text{діф}} + r_{\bar{b}}(1 - h_{21b}), \quad (3.16)$$

$$K_{\text{цо}} = \frac{h_{21b} R_{\text{к}}}{R_{\Gamma} + R_{\text{н}}}, \quad (3.17)$$

$$K_{\text{іо}} = \frac{h_{21b} R_{\text{к}}}{R_{\text{к}} + R_{\text{н}}}, \quad (3.18)$$

$$R_{\text{вих}} \approx R_{\text{к}}. \quad (3.19)$$

Таким чином, вхідний опір каскаду є надзвичайно малим (на практиці не перевищує декількох десятків Ом), а коефіцієнт підсилення струму менше одиниці. Коефіцієнт підсилення напруги залежить від $R_{\text{н}}$, збільшуючись із зростанням $R_{\text{н}}$. Але у багатокаскадних підсилювачах, коли $R_{\text{н}m} = R_{\text{вх},(m+1)}$, $R_{\text{вх},(m+1)} \ll R_{\text{к}m}$, $R_{\Gamma m} = R_{\text{вих},(m-1)} = R_{\text{к},(m-1)}$, коефіцієнт підсилення напруги також менше одиниці. Тому побудова багатокаскадних підсилювачів на транзисторах з СБ є недоцільною. Такий каскад слід застосовувати під час роботи на каскад з високоомним входом, з трансформаторним зв'язком і як каскад, який працює на високоомне навантаження.

Каскад з СБ, на відміну від каскаду з СЕ, не зсуває фазу вихідного сигналу.

На низьких частотах можна знехтувати залежністю h_{21b} від частоти, а також ємностями $C_{\text{к}}$ і $C_{\text{н}}$. Частотні спотворення в цій області частот визначаються сталою часу

$$\tau_{\text{н}} = C_2 (R_{\text{к}} + R_{\text{н}}).$$

На високих частотах

$$\dot{K}_{\text{цв}} = \frac{\dot{K}_{\text{ц0}}}{(1 + j\omega\tau_{16})(1 + j\omega\tau_{\text{H}})},$$

де

$$\tau_{16} = (\tau_{\text{к}} + C_{\text{к}}R_{\text{кн}}) \frac{R_{\Gamma} + r_{\text{е,діф}} + r_{\text{б}}}{R_{\Gamma} + r_{\text{э,діф}} + r_{\text{б}}(1 - h_{2160})},$$

$$\tau_{\text{H}} = C_{\text{H}}R_{\text{кн}}.$$

Стала часу τ_{16} каскаду з СБ менше сталої часу τ_1 каскаду з СЕ. Тому каскад з СБ має кращі високочастотні властивості.

Нелінійні спотворення у каскаді з СБ менше, ніж в каскаді з СЕ, тому що транзистор у схемі з СБ володіє найбільш високою лінійністю характеристик.

3.3 Каскад підсилення на біполярному транзисторі зі спільним колектором

Принципова та еквівалентна схеми каскаду зі спільним колектором (СК) наведені на рисунку 3.9 а,б. Якщо не враховувати $R_{\text{б}}$, активну складову вхідного опору можна визначити співвідношенням




Рисунок 3.9

$$R_{\text{вх}} = r_{\text{б}} + (1 + h_{21e}) [r_{\text{ке}} \parallel R_3 \parallel R_{\text{н}}]. \quad (3.20)$$

Вхідний опір збільшується із зростанням сумарного навантаження $R_{\text{ен}}$. Під час низькоомного навантаження величину $R_{\text{ен}}$ можна дещо підвищити, поставивши резистор $R_e \gg R_{\text{н}}$. У більшості випадків $r_{\text{ке}}$ можна не враховувати. Проте його наявність накладає принципове обмеження на значення вхідного опору: $R_{\text{вх.мах}} \approx r_{\text{ке}}(1 + h_{21e})$. Величина повного вхідного опору схеми обмежується $R_{\text{б}}$ і дорівнює

$$R_{\text{вх.пов.}} = R_{\text{вх}} \parallel R_{\text{б}}. \quad (3.21)$$

Для високої стабільності бажано мати $R_1 \parallel R_2 < R_e$, а для збереження високого вхідного опору треба мати $R_1 \parallel R_2 > R_{\text{вх}}$.

Сполучення цих умов можливо лише тоді, коли $R_e > h_{21e} R_{\text{н}}$. Це, у свою чергу, означає порівняно низькоомне навантаження (200 - 300 Ом). Але й при цьому вхідний опір схеми у десятки разів вище, ніж у каскаду з СЕ.

Величина вихідного опору визначається приблизною формулою

$$R_{\text{вих}} \approx r_e + \frac{R_{\Gamma}' + r_{\text{б}}}{1 + h_{21e}}, \quad (3.22)$$

тобто, у свою чергу, вихідний параметр залежить від вхідних (від внутрішнього опору джерела вхідного сигналу) і збільшується із зростанням R_{Γ} , а при $R_{\Gamma} \rightarrow \infty$ $R_{\text{вих}} \rightarrow R_e \parallel r_{\text{ке}}$. При низькоомному генераторі вхідного сигналу і великому значенні h_{21e} $R_{\text{вих}} \approx r_e$, тобто порядку декількох десятків Ом.

Коефіцієнт підсилення напруги

$$K_{\text{u}} = \frac{(1 + h_{21e})(r_{\text{ке}} \parallel R_e \parallel R_{\text{н}})}{R_{\Gamma}' + r_{\text{б}} + (1 + h_{21e})(r_{\text{ке}} \parallel R_e \parallel R_{\text{н}})}, \quad (3.23)$$

тобто менше одиниці і його значення здебільшого залежить від внутрішнього опору джерела R_{Γ} . Звичайно K_{u} знаходиться у межах 0,9 - 0,9995 (взагалі

$U_{\text{вих}} = U_{\text{вх}} - U_{\text{бe}}$). До того ж, фаза вихідного сигналу повторює фазу вхідного сигналу. Завдяки цьому каскад з СК частіше називають *емітерним повторювачем*.

Коефіцієнт підсилення струму

$$K_i \approx (1 + h_{21e}) \frac{r_{\text{ке}} \parallel R_e}{r_{\text{ке}} \parallel R_e + R_H} \cdot \frac{R'_r}{R'_r + R_{\text{вх}}}, \quad (3.24)$$

зростає із зростанням R_r і зменшенням R_H . При $R'_r \gg R_{\text{вх}}$ і $R_H \ll r_{\text{ке}} \parallel R_e$ він досягає максимальної величини

$$K_{i \text{ max}} = 1 + h_{21e0},$$

завдяки чому підсилення струму тут найвище серед усіх каскадів.

Важливою особливістю емітерного повторювача є те, що його вхідний опір різко зменшується на високих частотах і під час передавання коротких імпульсів, що обумовлюється інерційністю процесів у базі транзистора, а також наявністю ємностей колектора та навантаження.

Емітерний повторювач має дещо більший у порівнянні з каскадом з СЕ динамічний діапазон. Здатність передавати більші вхідні сигнали пояснюється тим, що потенціал емітера майже повторює потенціал бази, який у свою чергу може змінюватися приблизно від нуля до напруг близьких до $E_{\text{ж}}$.

Емітерний повторювач вносить менші частотні спотворення, ніж каскад з СЕ. Емітерний повторювач широко використовується в імпульсних схемах як вихідний каскад під час роботи на низькоомне навантаження ємнісного характеру, як вхідний каскад, що має великий вхідний опір, як буферний каскад у разі необхідності узгодження високого опору попереднього каскаду з малим вхідним опором наступного.

3.4 Підсилювачі на польових транзисторах


Як і біполярні, польові транзистори можна включати трьома способами: зі спільним витоком (СВ), спільним стоком (СС), спільним заслоном (СЗ).

Струм заслону у підсилювальних каскадах малий (для структур з заслоном у вигляді р-n-переходу (ПТ) 10^{-8} А і менше, для МДН-транзисторів 10^{-14} - 10^{-15} А).

Із зростанням частоти вхідного сигналу вхідний опір істотно зменшується через наявність ємностей заслін-виток і заслін-сток.

Робоча точка польового транзистора характеризується сукупністю напруги сток-виток і струму стока у режимі спокою. Робочу точку вибирають за тими ж правилами, що і у разі біполярних транзисторів. Для МДН-транзисторів схеми забезпечення режиму здебільшого такі ж самі, як і для ПТ. МДН-транзистори з вбудованим каналом можуть працювати при від'ємній, додатній і нульовій напрузі на заслоні. У схемах на МДН-транзисторах з індукованим каналом полярності напруг на стоці і заслоні відносно виток збігаються.

Параметри польових транзисторів навіть у межах однієї групи мають розкид, що досягає 200% і більше. Це веде до того, що для тієї ж самої схеми підсилювача під час заміни транзистора параметри каскаду, зокрема, коефіцієнт підсилення, можуть істотно змінюватися. При цьому, оскільки крутість характеристик цих транзисторів залежить від положення робочої точки, її величина змінюється не тільки через розкид максимальної крутості S_{\max} , але й через зміщення положення робочої точки, пов'язаного з розкидом інших параметрів. Вплив розкиду параметрів польових транзисторів зменшується введенням у каскади від'ємного зворотного зв'яз-



ку, що дозволяє також стабілізувати положення робочої точки і коефіцієнт підсилення.

Каскад підсилення з СВ наведено на рисунку 3.10. Тут резистор R_C , включений до кола стока, впливає на підсилення каскаду. Резистор R_B , створює необхідне падіння напруги в режимі спокою, яке є напругою зміщення між заслоном і витком. Резистор

R_3 забезпечує в режимі спокою

Рисунок 3.10

рівність потенціалів заслону і спільної точки. Отже, потенціал заслону нижчий за потенціал витоку на величину падіння напруги на резисторі R_B від сталої складової струму I_{BO} . Таким чином, потенціал заслону є від'ємним відносно потенціалу витоку.

Під час проектування підсилювачів напруги намагаються реалізувати у вхідному колі співвідношення $R_3 \gg R_\Gamma$. До того ж у більшості практичних схем справедлива нерівність $r_{CB} \gg R_C \parallel R_H$. Тому

$$K_u = -\frac{R_3}{R_\Gamma + R_3} S r_{CB} \parallel R_C \parallel R_H \approx -S(R_C \parallel R_H).$$

Каскад вносить фазовий зсув у 180° . До того ж зростання опору резистора R_C також збільшує фазовий зсув на високих частотах. Це обумовлюється наявністю ємності сток-витоку C_{CB} , яка при $Z_B \rightarrow 0$ шунтує резистор R_C .

Вхідний опір визначається практично опором R_3 (кілька МОм), оскільки вхідний опір самого транзистора його значно перевищує.

Вихідний опір $R_{ВИХ} = r_{CB} \parallel R_C \approx R_C$ порівняно високий (кілька

десятків кОм).

Нелінійні спотворення каскаду внаслідок високого R_{ex} практично не залежать від R_Γ . Температурний дрейф такого підсилювача майже повністю визначається температурним дрейфом самого транзистора.

Підсилювач зі спільним затвором (рисунок 3.11) має




Рисунок 3.11

$$K_u \approx \frac{S R_H}{1 + S R_\Gamma},$$

$$K_i \leq 1.$$


$$R_{ВХ} \approx \frac{1}{S},$$

$$R_{ВІХ} = (1 + SR_{Г})r_{СИ}.$$

Каскад з СС (вітоковий повторювач) (рисуюнок 3.12) має

$$R_{ВХ} \approx R_3, \quad R_{ВІХ} = \frac{r_{СВ}}{1 + Sr_{СВ}} \approx \frac{1}{S}.$$

$$K_U = \frac{R_3}{R_{Г} + R_3} \cdot \frac{S(R_B \parallel R_H)}{1 + S(R_B \parallel R_H)} \approx \frac{S(R_B \parallel R_H)}{1 + S(R_B \parallel R_H)} < 1.$$



Рисуюнок 3.12

Чим ближче K_U до одиниці, тим менше вплив $C_{ЗС}$ і $C_{ЗВ}$ і менше зсув, що вноситься вхідним колом. Каскад має виключно великий $R_{ВХ}$.

Наявність ємностей $C_{СВ}$, $C_{СЗ}$, $C_{ЗВ}$ веде до погіршення динамічних властивостей усіх каскадів.

На відміну від біполярних транзисторів польові транзис-

тори мають дуже малий струм вхідного електрода. При цьому струм заслону сильно залежить від температури, зростаючи приблизно у 2,4 рази на кожні 10^0 підвищення температури.

Найбільш складним виявляється вплив зміни температури на струм стоку. У МДН-транзисторах у залежності від технології виробництва I_C під час підвищення температури може збільшуватися, зменшуватися або взагалі майже не змінюватися.


3.5 Комбіновані каскади

Визначні властивості польових транзисторів - високий вхідний опір, можливість одержання нульового температурного дрейфу, висока радіаційна стійкість, низький рівень шуму, простота технології - обумовлюють широке використання цих елементів у підсилювальній техніці. Особливо слід зауважити, що біполярні транзистори першими двома властивостями принципово не володіють. Головний недолік польових транзисторів - невисока крутість. Тому перспективними є каскади, в яких використовуються сполучення польових транзисторів з біполярними. У них найкращим чином реалізуються позитивні якості обох активних елементів: високий вхідний опір польових і значне підсилення біполярних транзисторів.

У комбінованих каскадах можливі 9 варіантів з'єднання польових і біполярних транзисторів. Шість з них СВ-СЕ, СС-СЕ, СВ-СБ, СС-СБ, СВ-СК, СС-СК (рис. 3.13 а, б, в, г, д, е) дозволяють реалізувати високий вхідний опір.

Найчастіше у пристроях з високоомними давачами використовуються схеми СВ-СЕ, СС-СЕ, СВ-СБ, СС-СК. Схема СВ-СЕ забезпечує максимальне підсилення, схема СС-СЕ має достатнє підсилення, високий вхідний опір, високу швидкість і стабільність. Схема СВ-СБ характеризується малими шумами і односпрямованістю сигналу, тобто практично відсутністю реакції з виходу на вхід. Схема СС-СК використовується як повторювач. Схема СС-СБ, як і СВ-СБ, забезпечує односпрямованість та синфазність $U_{вх}$ і $U_{вих}$. Схема СВ-СК поряд з перетворенням опору здатна забезпечити підсилення сигналу.

Найбільшою швидкістю володіє схема СС-СК (у 1,5 - 10 разів, ніж інші), друге місце посідає схема СС-СЕ.






Рисунок 3.13

3.6 Підсилювачі сталого струму

Підсилювачами сталого струму (ПСС) вважають підсилювачі, коефіцієнт підсилення яких відрізняється від нуля при частоті сигналу, що дорівнює нулю. ПСС є основними елементами операційних підсилювачів, перетворювачів напруги у цифровий код, автоматичних регуляторів, стабілізаторів напруги, вимірювальних пристроїв тощо.

За принципом дії ПСС розподіляються на два типи: ПСС прямого підсилення, ПСС з перетворенням. Для першого типу характерно використання для з'єднання каскадів *гальванічного* (безпосереднього) зв'язку, при якому вихідний контакт попереднього каскаду з'єднується з вхідним контактом наступного без конденсаторів, трансформаторів тощо. Для другого типу підсилювачів характерна проміжна стадія перетворення

сигналу сталого струму у високочастотний сигнал, підсилення його і зворотнє перетворення у сигнал сталого струму.

АЧХ ПСС має вигляд, зображений на рисунку 3.14.

Гальванічний зв'язок, добре передаючи перепади потенціалів та повільні зміни струму, завдає клопоту з установленням потрібного режиму роботи і обумовлює нестабільність роботи підсилювача. Будь-які зміни напруг джерел живлення, режимів роботи підсилювальних елементів та їх параметрів спричиняють повільні зміни струмів, які передаються на вихід підсилювача і змінюють вихідну напругу.

ПСС мають також специфічну амплітудну характеристику. У зв'язку з тим, що ПСС підсилюють сталу складову сигналу, при $U_{ВХ} = 0$ має дорівнювати нулю й $U_{ВІХ}$, а при зміні полярності $U_{ВХ}$ повинна змінюватись і полярність $U_{ВІХ}$. Тому ідеальна амплітудна характеристика повинна мати вигляд, як на рисунку 3.15. Однак відміна K_U від нуля на нульовій частоті веде до того, що повільні процеси, не пов'язані з $U_{ВХ}$, а




Рисунок 3.14




Рисунок 3.15

обумовлені внутрішніми причинами, спричиняють зміни вихідної напруги за відсутності вхідного сигналу. Внаслідок цього $U_{ВІХ}$ коливається біля деякого середнього значення. Це явище зветься *дрейфом нуля* і є шкідливим, оскільки його не можливо відрізнити від корисних сигналів, а величина дрейфу обмежує чутливість ПСС. Реальна амплітудна характеристика зсунута відносно початку координат. Відрізняють *дрейф абсолютний*, який визначається як максимальна зміна $U_{ВІХ}$ при замкненому вході за певний проміжок часу, і *приведений до входу дрейф*, який визначається діленням абсолютного дрейфу на коефіцієнт підсилення $U_{ВХ}^{ДР} = U_{ВІХ}^{ДР} / K_U$.

Не має сенсу будувати багатокаскадні ПСС за традиційною схемою (рисунок 3.16). З одного боку у такій схемі напруга зменшення кожного транзистора - це різниця напруг на колекторі попереднього транзистора і на

емітері наступного ($U_{\text{сe}2} = U_{\text{к}1} - U_{\text{e}2}$, де $U_{\text{e}2} = R_{\text{e}2} \cdot I_{\text{e}2}$). Якщо змінювати опір R_{e} , можна легко узгодити каскади.

З іншого боку взагалі $U_{\text{сe}}$ - мала величина. Тому виходить, що для створення нормального зміщення необхідно виконати умову $U_{\text{к}n} \approx U_{\text{e}(n+1)}$. Але для додержання режимів необхідно, щоб напруги між емітерами та колекторами транзисторів лишалися незмінними ($U_{\text{кe}1} = U_{\text{кe}2} = U_{\text{кe}3}$). Під час виконання обох умов виявляється, що $R_{\text{к}1} > R_{\text{к}2} > R_{\text{к}3}$, $R_{\text{e}1} < R_{\text{e}2} < R_{\text{e}3}$.

Але ж тоді коефіцієнт підсилення кожного наступного каскаду менше попереднього. До того ж необхідно боротися з дрейфом нуля.




Рисунок 3.16

Взагалі, найбільш вагомими причинами нестабільності нульового рівня ПСС є коливання напруг джерел живлення, зміни з часом та від температури номінальних параметрів активних і пасивних елементів схеми. Найнадійнішим методом боротьби з дрейфом вважають балансні каскади. Будуються вони за принципом мостових схем (рисунок 3.17). Якщо такий мост збалансовано, тобто $R1/R2 = R3/R4$, то зміна E балансу не ламає і струм через R_{H} дорівнює нулю; баланс також не ламається, якщо пропорційно змінюються відношення $R1/R2$ і $R3/R4$. Загальна схема побудови балансного каскаду наведена на рисунку 3.18. Тут $R_{\text{к}1}$, $R_{\text{к}2}$ та внутрішні опори транзисторів утворюють чотири плеча мосту. До однієї діагоналі мосту підведено живлення, до другої діагоналі включено навантаження. Вхідний сигнал прикладається до баз обох транзисторів.




Рисунок 3.17

За повної симетрії плечей і рівності нулю вхідного сигналу різниця потенціалів між колекторами дорівнює нулю. При наявності вхідного сигналу потенціали колекторів дістають однакові за величиною, але різні за знаком прирости, і через навантаження проходить струм. Якщо напруга живлення змінюється, потенціали колекторів змінюються однаково, а вхідна напруга і струм навантаження залишаються незмінними. Для підвищення стабільності до схеми включено R_e , через який проходить сума емітерних струмів, яка, у свою чергу, залишається незмінною. Коливання струмів колекторів регулюються резистором R_1 . Взагалі така схема зменшує дрейф приблизно на порядок, особливо якщо транзистори знаходяться в однакових температурних умовах роботи.

Вихідний сигнал можна знімати й з одного з колекторів. Відповідна схема зветься *диференційним каскадом* (рисунок 3.19). Обидва транзистори цієї схеми повинні мати однакові параметри, а номіналам R_{K1} і R_{K2} належить бути рівними. Нехтуючи базовими струмами транзисторів




Рисунок 3.18




Рисунок 3.19

збалансованого каскаду, можна вважати, що при повній ідентичності параметрів плеч струм I_0 через спільний R_e ділиться між ними нарівно, тому напруга між колекторами каскаду $U_{K1} - U_{K2} = 0$. Потенціал колекторо-кожного плеча відносно землі дорівнює напрузі балансу $U_{K1} = U_{K2} = E_{ж} - R_K I_0 / 2$.

Хай $U_{вх.2} = 0$ і у деякий момент часу на лівому вході з'явиться відкриваючий позитивний сигнал. На колекторі VT1 з'явиться підсилений сигнал $U_{к1}$ протилежної полярності. Реакція емітерного струму цього плеча дасть на R_e позитивний сигнал майже тієї ж амплітуди, що і вхідний сигнал $U_{вх.1}$. Праве плече каскаду для цього сигналу є підсилювачем зі спільною базою, який не інвертує емітерний сигнал, тому на виході правого плеча з'являється сигнал позитивної полярності. Таким чином, сигнал $U_{к1}$ виявляється інвертованим відносно $U_{вх.1}$, а сигнал $U_{к2}$ неінвертованим, у зв'язку з чим існує умовний поділ входів схеми на інвертуючий і неінвертуючий. Умовність такого розподілу полягає хоча б у тому, що вихід може бути організовано з будь-якого з колекторів або навіть з обох.

Якщо обидва входи поєднати і подати на них спільний (так званий синфазний) сигнал $U_{син}$, то ідеальний каскад не матиме відклику на виході. У реального каскаду рівень спільного струму I_0 дещо зміниться, тому на виході з'явиться деяка зміна потенціалу. У цьому випадку на виходах каскаду відбувається підсумовування корисного диференціального (різницевого) сигналу і синфазного сигналу помилки від $U_{син}$. Здатність

диференціального підсилювача розрізнити корисні сигнали на фоні завади є однією з найважливіших характеристик якості каскаду.

Розділимо схему підсилювача на дві самостійних (рисунок 3.20 а, б):




Рисунок 3.20

перший каскад з колекторним та емітерним виходом, другий зі спільною базою. Коефіцієнт підсилення напруги на емітерному виході (як у схемі зі СК)

$$K_{СК} \approx \frac{(h_{21e} + 1)R_e}{h_{11e} + (h_{21e} + 1)R_e}$$

Коефіцієнт підсилення напруги у схемі зі СЕ

$$K_{СЕ} \approx \frac{h_{21e}R_K}{h_{11e} + R_\Gamma} \approx h_{21e} \frac{R_K}{R_{ВХ}}$$

Коефіцієнт підсилення напруги у схемі зі СБ

$$K_{СБ} \approx h_{21б} \frac{R_K}{R_{ВХ.СБ}} = \frac{h_{21e}R_K}{h_{11e} + R_\Gamma}$$

В усіх останніх формулах h_{11e} - вхідний опір транзистора в схемі з СЕ,

R_Γ - сумарний опір в колі бази транзистора.

Загальний коефіцієнт підсилення каскаду від Вх.1 до Вих.2 визначається як неінвертуючий коефіцієнт підсилення

$$K_{НІ} = K_{СК} \cdot K_{СБ} = h_{21e} \frac{R_K}{h_{11e}} \frac{1}{2 + \frac{h_{11e}}{R_e(h_{21e} + 1)}} \quad (3.25)$$

У цьому виразі $h_{21e} R_K / h_{11e}$ - коефіцієнт підсилення напруги поодинокого транзистора в схемі з СЕ, а дріб мало відрізняється від 1/2.

Інвертуючий коефіцієнт підсилення

$$K_I = h_{21e} \frac{R_K}{R_{ВХ.1}},$$

де

$$R_{ВХ.1} = h_{11e} + (h_{21e} + 1)R'_e = h_{11e} + h_{11e} \parallel ((h_{21e} + 1)R_e).$$

тобто

$$K_I = h_{21e} \frac{R_K}{h_{11e}} \frac{1}{2 + \frac{h_{11e}}{R_e(h_{21e} + 1)}} \cdot \frac{(h_{21e} + 1)R_e + h_{11e}}{(h_{21e} + 1)R_e}$$

(3.26)

Таким чином, за повної симетрії плечей коефіцієнти підсилення по інвертуючому та неінвертуючому входах відрізняються, до того ж $K_I > K_{НІ}$. Диференціальний каскад можна подавати у вигляді пристрою з двома входами й двома виходами (рисунок 3.21). Між входами прикладено напругу сигналу E_Γ , на Вих.1 вона підсилюється в K_I разів, а на Вих.2 в $K_{НІ}$ разів. Різницевий (повний диференціальний) вихідний сигнал між колекторами підсилювача

$$U_{\text{вих.2}} - U_{\text{вих.1}} = E_{\Gamma}(K_I + K_{\text{НІ}}) = E_{\Gamma}K_D \quad (3.27)$$




Рисунок 3.21

де K_D - повний диференціальний коефіцієнт підсилення диференціального підсилювача, який дорівнює відношенню різниці сигналів, що спостерігаються між його виходами, до різниці сигналів між його входами.

Якщо входи з'єднати і подати на них спільний (синфазний) сигнал $E_{\text{синф}}$, то кожний вихід такої схеми (рисунок 3.21) можна вважати інвертуючим і неінвертуючим одночасно і сигнал на одному виході (будь-якому) можна визначити як

$$\Delta U_{\text{вих.синф}} = E_{\text{синф}}(K_I - K_{\text{НІ}}) = E_{\text{синф}}K_{\text{синф}} \quad (3.28)$$

Оскільки $K_I > K_{\text{НІ}}$, відклик $\Delta U_{\text{вих.синф}}$ є інвертованим щодо полярності $E_{\text{синф}}$.

Якщо у вихідній схемі (рисунок 3.19) два різних вхідних сигнали мають однакову полярність, то від них завжди на R_e виділятиметься синфазний сигнал, який, у свою чергу, проходитиме на обидва входи схеми. Здатність підсилювача відрізнити корисний диференціальний сигнал на виході на фоні синфазної завади характеризується *коефіцієнтом придушення* або *послаблення синфазного сигналу*

$$K_{\Pi} = \frac{K_D}{K_{\text{синф}}} \quad (3.29)$$

Аналіз показує, що $K_{\Pi} \approx h_{21e}R_e / h_{11e}$, тобто послаблення синфазної завади тим краще, чим більше опір R_e .

Для диференціального сигналу (між базами) вхідний опір дорівнює по двоєному вхідному опорі кожної половини каскаду: $R_{\text{вх.диф}} \approx 2h_{11e}$. Вхідний опір для синфазного сигналу називається синфазним вхідним опором і визначається між землею і базами, поєднаними між собою; при цьому обидва транзистори виявляються включеними паралельно і за аналогією з емітерним повторювачем $R_{\text{вх.синф}} = (r_k / 2) \parallel (1 + h_{21e})R_e$.

Вихідний опір каскаду, якщо знехтувати опором колекторного переходу, в два рази вище, ніж у відповідного каскаду з СЕ: $R_{\text{вих}} \approx 2R_k$.

Для підвищення вхідного опором, а також послаблення синфазного сигналу, як ми бачили вище, треба підвищувати R_e . Але, якщо у

статичному режимі значення струмів I_{OK1} і I_{OK2} вибрано, то $U_{R_e} \approx (I_{OK1} + I_{OK2})R_e$ і із зростанням R_e для зберегання режимів треба буде підвищувати напругу джерела живлення, що технічно недоцільно. Для усунення цього недоліку замість резистора R_e включають до того ж кола колекторний перехід транзистора, як, наприклад, це зроблено у схемі, наведеній на рисунку 3.22.




Рисунок 3.22

Подібно до цього для здобуття достатньо великого коефіцієнта підсилення потрібний дуже великий опір (1 МОм). Проте такий великий опір має низку істотних недоліків, особливо в інтегрованих схемах. По-перше, в інтегрованих схемах площа, необхідна під резистор на кристалі, приблизно пропорційна його опорі. По-друге, резистор великого номіналу має велику паразитну ємність, а у комбінації з великим опором це дасть дуже велику сталу часу RC , що накладатиме обмеження на частотну характеристику підсилювача. По-третє, для нормальної роботи диференціального підсилювача транзистори завжди повинні лишатися в активному режимі і ніколи не попадати до області насичення. Це обмежує максимальну $U_{ВХ}$, що подається на бази транзисторів, а вона має бути такою, щоб перехід колектор-база був зміщений у прямому напрямку не більш, ніж на 0,5 В. На колекторному резисторі утворюватиметься падіння напруги $(I/2)R_k$, а напруга на колекторі буде набагато меншою, ніж

напруга джерела живлення. Внаслідок цього діапазон зміни вхідної напруги підсилювача значно зменшиться. Тому подібно до рисунку 3.22 у більшості




Рисунок 3.23

інтегрованих диференціальних підсилювачів вживають *активне навантаження*, тобто замість резисторів використовують транзистори, як на рисунку 3.23.

4 ЗВОРОТНИЙ ЗВ'ЯЗОК

4.1 Основні визначення

Під зворотним зв'язком (ЗЗ) розуміють передачу частини потужності з виходу пристрою або будь-якої проміжної ланки на його вхід. Загальна




Рисунок 4.1

структурна схема пристрою у цьому разі має вигляд, наведений на рисунку 4.1. Сам пристрій характеризується своїм параметром підсилення K (це може бути коефіцієнт підсилення напруги, струму та ін.), а коло зворотного зв'язку - коефіцієнтом передавання кола зворотного зв'язку β .

Зворотний зв'язок може вводитись спеціально для зміни характеристик пристрою або виникати внаслідок небажаного впливу деяких елемен-

тів чи кіл (паразитний зворотний зв'язок).

За видом (полярністю) відрізняють *позитивний* та *від'ємний зворотний зв'язок*. У першому випадку фаза сигналу, що подається з виходу на вхід пристрою (фаза сигналу зворотного зв'язку), збігається з фазою вхідного сигналу. У другому - протилежна. У підсилювачах з метою корекції їх параметрів та характеристик використовується від'ємний зворотний зв'язок (ВЗЗ), позитивний зворотний зв'язок застосовується, головним чином, у генераторах.

За способом здобування сигналу ЗЗ відрізняють *зворотний зв'язок з напруги*, коли сигнал ЗЗ пропорційний $U_{\text{вих}}$ підсилювача, і *зворотний зв'язок зі струму*, коли сигнал ЗЗ пропорційний $I_{\text{вих}}$ підсилювача. Може існувати також *комбінований зворотний зв'язок*.

За способом подавання сигналу ЗЗ на вхід підсилювача відрізняють *послідовний зворотний зв'язок* (або зворотний зв'язок з додаванням напруг) і *паралельний* (або зворотний зв'язок з додаванням струмів). Існують і більш складні схеми ЗЗ.

Якщо коло ЗЗ охоплює весь підсилювач, такий зв'язок називають *загальним зворотним зв'язком*, в іншому разі, тобто якщо тільки частину підсилювача, зв'язок називають *місцевим зворотним зв'язком*.

4.2 Вплив зворотного зв'язку на основні параметри підсилювача

Розглянемо вплив зворотного зв'язку на підсилення на прикладі підсилювача з послідовним від'ємним зворотним зв'язком з напруги (рисунк 4.2). При від'ємному зворотному зв'язку для вхідного кола діє рівність




Рисунок 4.2

$$U_1 = U_{ВХ} - U_{33}. \quad (4.1)$$

Враховуючи $U_{33} = \beta U_{ВИХ}$, вираз (4.1) можна переписати у вигляді

$$\begin{aligned} U_{ВХ} &= U_1 + U_{33} = \\ &= U_1 + \beta U_{ВИХ}. \end{aligned}$$

Очевидно, що для підсилювача без зворотного зв'язку $U_{ВХ} = U_1$, тому коефіцієнт підсилення підсилювача без зворотного зв'язку

$$K = \frac{U_{ВИХ}}{U_1}. \quad (4.2)$$

Враховуючи це, запишемо вираз для коефіцієнта підсилення підсилювача з від'ємним 33:

$$K_{ВЗЗ} = \frac{K}{1 + K\beta}, \quad (4.3)$$

тобто введення від'ємного зв'язку зменшує коефіцієнт підсилення в $1 + K\beta$ разів.

Аналогічно можна показати, що коефіцієнт підсилення підсилювача з позитивним зворотним зв'язком

$$K_{ПЗЗ} = \frac{K}{1 - K\beta}. \quad (4.4)$$

Знаменник у виразах (4.3) і (4.4) називають *глибиною зворотного зв'язку*.

33 змінює стабільність коефіцієнта підсилення. Нестабільність підсилення можна оцінити *коефіцієнтом нестабільності*

$$\chi = \frac{\Delta K}{K},$$

де ΔK - зміна K за рахунок будь-яких дестабілізуючих факторів. Якщо у схему підсилювача введено ВЗЗ, то коефіцієнт нестабільності визначається співвідношенням

$$\chi_{\text{ВЗЗ}} = \frac{\Delta K_{\text{ВЗЗ}}}{K_{\text{ВЗЗ}}},$$

$\Delta K_{\text{ВЗЗ}} = \frac{dK_{\text{ВЗЗ}}}{dK} \Delta K = \frac{\Delta K}{(1 + K\beta)^2}$ - зміна коефіцієнту підсилення підсилювача із зворотним зв'язком.

Тоді

$$\chi_{\text{ВЗЗ}} = \frac{\Delta K}{K(1 + K\beta)} = \frac{\chi}{1 + K\beta}, \quad (4.5)$$

тобто від'ємний зворотний зв'язок зменшує нестабільність підсилення в $1 + K\beta$ разів, що є вельми цінною властивістю підсилювача з ВЗЗ.

Використовуючи ВЗЗ у багатокаскадному підсилювачі з великим K навіть при малому β , можна легко дістати $K\beta > 1$. У цьому разі $K_{\text{ВЗЗ}} \approx \frac{1}{\beta}$,

тобто підсилення практично не залежить від числа каскадів, параметрів підсилюючих елементів і решти елементів схеми, а визначається лише коефіцієнтом передавання кола зворотного зв'язку (цим фактом ми ще скористуємось надалі).

Слід також мати на увазі, що взагалі величини K і β є комплексними, тому у залежності від елементів схеми та обставин на деяких частотах від'ємний зворотний зв'язок може стати позитивним і стабілізуюча дія ВЗЗ зникне.

Від'ємний зворотний зв'язок зменшує в $1 + K\beta$ разів коефіцієнт гармонік, тому що підсилені вищі гармоніки віднімаються від вищих гармонічних складових, які з'являються внаслідок нелінійних спотворень підсилювача.

Від'ємний зворотний зв'язок зменшує вплив усіх змін коефіцієнта підсилення, в тому числі, пов'язаних з нерівномірністю частотної характеристики. Отже, частотні і фазові спотворення зменшуються також приблизно в $1 + K\beta$ разів.

Під час від'ємного зворотного зв'язку зменшення частотних спотворень супроводжується зниженням K на середніх частотах. Добротність же однокаскадного підсилювача при введенні ВЗЗ майже не змінюється, оскільки смуга пропускання його розширюється у стільки ж разів, у скільки зменшуються підсилення. Якщо ВЗЗ охопити декілька каскадів, то можна навіть отримати вигоди в добротності; щоправда, він відчутний лише під час порівняно невеликих спотворень у кожному каскаді. За наявності зсуву фаз у колі зворотного зв'язку фазові спотворення можуть зростати.

Для визначення вхідного опору повернемося до рисунку 4.2. У відсутності зворотного зв'язку $R_{ВХ} = \frac{U_1}{I_{ВХ}}$, а для підсилювача, охопленого ВЗЗ, $R_{ВХ.ВЗЗ} = \frac{U_{ВХ}}{I_{ВХ}}$. З (4.1) витікає, що $U_1 = U_{ВХ} - K\beta U_1$, тобто $U_{ВХ} = U_1(1 + K\beta)$.

Тоді

$$R_{ВХ.ВЗЗ} = \frac{U_{ВХ}}{I_{ВХ}} = \frac{U_1}{I_{ВХ}}(1 + K\beta) = R_{ВХ}(1 + K\beta). \quad (4.6)$$

Фізично цей факт можна легко пояснити. Під час введення послідовного від'ємного зворотного зв'язку безпосередньо на вході підсилювача діє різниця напруг $U_{ВХ} - U_{ВЗЗ}$, що при заданих параметрах джерела вхідного сигналу веде до фактичного зменшення його струму. Під час зростання $U_{ВЗЗ}$ значення $I_{ВХ}$ падає, що еквівалентно зростанню вхідного опору підсилювача. Взагалі, якщо йдеться про послідовний ВЗЗ, слід розуміти, що у вхідне коло послідовно з усіма елементами, які там були, додається частина опору кола зворотного зв'язку, що, безсумнівно, веде до зростання вхідного опору усього підсилювача.

Введення позитивного зворотного зв'язку докорінно змінює ситуацію. Напряга позитивного зворотного зв'язку, додаючись до напруги джерела вхідного сигналу, веде до збільшення вхідного струму, що еквівалентно зменшенню вхідного опору. Зробивши викладки, аналогічні наведеним вище, для $R_{ВХ}$ підсилювача, охопленого послідовним додатним зворотним зв'язком, можна записати

$$R_{ВХ.ДЗЗ} = R_{ВХ}(1 - K\beta). \quad (4.7)$$

Очевидно, що при $\beta = \frac{1}{K}$ вхідний опір підсилювача стає нульовим, а при $\beta > \frac{1}{K}$ - від'ємним. Фізично це означає, що напруга зворотного зв'язку стає більшою від вхідної напруги підсилювача і напруга на виводах джерела вхідного сигналу змінює знак на протилежний. Природно це супроводжується подальшим збільшенням струму $I_{ВХ}$.

У разі паралельного від'ємного зворотного зв'язку у вхідне коло




Рисунок 4.3

паралельно до усіх елементів, які там були, додається частина зворотного зв'язку, що веде до зниження вхідного опору підсилювача. І справді, у разі відсутності зворотного зв'язку (рисунок 4.3) $R_{ВХ} = \frac{U_1}{I_1}$, а для

підсилювача зі зворотним зв'язком $R_{ВХ.ВЗЗ} = \frac{U_1}{I_{ВХ}} = \frac{U_1}{I_1 + I_{ЗЗ}}$

Якщо $I_{ЗЗ} = \beta I_{ВІХ}$, то $I_1 + I_{ЗЗ} = I_1 + K\beta I_1 = (1 + K\beta)I_1$, тобто

$$R_{ВХ.ВЗЗ} = \frac{U_1}{I_1(1 + K\beta)} = \frac{R_{ВХ}}{1 + K\beta} \quad (4.8)$$




Рисунок 4.4

Взагалі вхідний опір підсилювача зі зворотним зв'язком залежить від способу подавання сигналу зворотного зв'язку, виду зворотного зв'язку і його глибини, але не залежить від способу набуття сигналу зворотного зв'язку.

Згідно теореми про еквівалентний ге-

нератор зобразимо вихідне коло підсилювача (рисунок 4.2) у вигляді схеми, наведеної на рисунку 4.4, де генератор U_2 моделює вихідний сигнал підсилювача без зворотного зв'язку, тобто $U_2 = KU_1$. Тоді, враховуючи (4.1), можна записати

$$I_{\text{вих.взз}} = \frac{U_2}{R} = \frac{KU_1}{R_{\text{вих}} + R_{\text{н}}} = \frac{K(U_{\text{вих}} - \beta U_{\text{вих}})}{R_{\text{вих}} + R_{\text{н}}}$$

Оскільки $U_{\text{вих}} = I_{\text{вих.взз}} R_{\text{н}}$, то

$$I_{\text{вих.взз}} = \frac{K(U_{\text{вих}} - \beta R_{\text{н}} I_{\text{вих.взз}})}{R_{\text{вих}} + R_{\text{н}}},$$

звідки

$$I_{\text{вих.взз}} = \frac{KU_{\text{вих}}}{R_{\text{вих}} + (1 + K\beta)R_{\text{н}}} = \frac{\frac{K}{1 + K\beta} U_{\text{вих}}}{\frac{R_{\text{вих}}}{1 + K\beta} + R_{\text{н}}} = \frac{K_{\text{взз}} U_{\text{вих}}}{R_{\text{вих.взз}} + R_{\text{н}}}$$

Отже,

$$R_{\text{вих.взз}} = \frac{R_{\text{вих}}}{1 + K\beta}, \quad (4.9)$$

тобто зв'язок за напругою зменшує вихідний опір підсилювача. Фізично це пояснюється тим, що у цьому випадку в вихідне коло паралельно до усіх елементів, які там були, додається частина опору кола зворотного зв'язку, що веде до зниження вихідного опору підсилювача.




Рисунок 4.5

Аналогічно вчинимо з виходом схеми рисунку 4.3. Тільки тут (рисунок 4.5) зручніше буде подавати вихідне коло через джерело струму $I_2 = KI_1$ та провідність

$$g_{\text{вих}} = \frac{1}{R_{\text{вих}}}$$

Тоді

$$I_{\text{вих.взз}} = \frac{g_{\text{н}}}{g_{\text{вих}} + g_{\text{н}}} I_2$$

$$\text{Але } I_{33} = \beta I_{\text{вих.33}} = \beta I_2 \frac{g_H}{g_{\text{вих}} + g_H},$$

і, в свою чергу,

$$I_2 = KI_1 = K(I_{\text{вх}} - I_{33}) = K\left(I_{\text{вх}} - \beta I_2 \frac{g_H}{g_{\text{вих}} + g_H}\right),$$

звідки

$$I_2 = \frac{K(g_H + g_{\text{вих}})}{g_{\text{вих}} + (1 + K\beta)g_H} I_{\text{вх}}.$$

Вихідна напруга

$$U_{\text{вих}} = \frac{I_2}{g_{\text{вих}} + g_H} = \frac{KI_{\text{вх}}}{g_{\text{вих}} + (1 + K\beta)g_H} = \frac{\frac{K}{1 + K\beta} I_{\text{вх}}}{\frac{g_{\text{вих}}}{1 + K\beta} + g_H} = \frac{K_{\text{вз3}} I_{\text{вх}}}{g_{\text{вих.вз3}} + g_H}$$

Отже,

$$g_{\text{вих.вз3}} = \frac{g_{\text{вих}}}{1 + K\beta},$$

виходить

$$R_{\text{вих.вз3}} = (1 + K\beta)R_{\text{вих}}. \quad (4.10)$$

тобто зворотний зв'язок зі струму збільшує вихідний опір підсилювача. Фізично це пояснюється тим, що цього разу у вихідне коло послідовно з усіма елементами, які там були, додається частина опору кола зворотного зв'язку, що викликає збільшення вихідного опору підсилювача.

Взагалі вихідний опір підсилювача зі зворотним зв'язком залежить від способу здобування сигналу зворотного зв'язку, від виду зворотного зв'язку і його глибини, але не залежить від способу подавання сигналу зворотного зв'язку.

Будь-який від'ємний зворотний зв'язок намагається утримати незмінним значення того параметра, який використовується для здобування сигналу ЗЗ. Тому, наприклад, від'ємний зворотний зв'язок з напруги під час дії зовнішніх збурень намагається утримати незмінним значення вихідної напруги підсилювача. Відбувається це, як ми бачимо, за рахунок зменшення $R_{\text{вих}}$, адже менша величина $R_{\text{вих}}$ означає менший вплив навантаження на вихідну напругу.

Кожному з типів підсилювачів відповідає свій оптимальний тип зворотного зв'язку: підсилювачам напруги ($R_{\Gamma} \ll R_{\text{вх}}$) властивий послідовний зворотний зв'язок, підсилювачам струму ($R_{\Gamma} \gg R_{\text{вх}}$) - паралельний, підсилювачам з потенціальним виходом ($R_H \gg R_{\text{вих}}$) -

зворотний зв'язок з напруги, підсилювачам зі струмовим виходом ($R_H \ll R_{вих}$) - зворотний зв'язок за струмом. Тільки за такої відповідності від'ємний зворотний зв'язок виявляється найефективнішим, тобто забезпечує повною мірою свою стабілізуючу дію.

Поки що ми розглядали зворотні зв'язки, утворені у підсилювачах навмисно. Проте існують паразитні зворотні зв'язки, обумовлені паразитними ємностями між виходами і входами каскадів, магнітним зв'язком внаслідок близького розташування провідників, зв'язком між каскадами через кола живлення тощо. Типові технологічні прийоми боротьби з паразитними зворотними зв'язками: раціональний монтаж і екранування, використання розв'язуючих фільтрів і т. ін.

5 ВИХІДНІ КАСКАДИ ПІДСИЛОВАЧІВ

5.1 Особливості роботи і аналізу

Основним призначенням вихідного каскаду підсилювача є забезпечення заданої потужності у навантаженні, опір якого, як правило, малий (одиниці - десятки Ом). Такі каскади відрізняються від каскадів попереднього підсилення близькістю амплітуди вихідного струму і напруги до гранично припустимого значення для використаного транзистора, а також порівняністю вихідної потужності з припустимою потужністю, що розсіюється приладом, і потужністю, споживаною від джерела живлення. Тому найважливішими показниками вихідних каскадів є корисна потужність, що віддається до навантаження (у зв'язку з чим поняття вихідного каскаду часто ототожнюється з поняттям підсилювача потужності), коефіцієнт корисної дії (ККД), рівень лінійних і нелінійних спотворень.

Змінні складові струмів і напруг у вихідних каскадах порівняні із сталими складовими сигналів. Значення параметрів транзисторів під час роботи з високими рівнями сигналів змінюються у залежності від миттєвого положення робочої точки, тобто на властивості підсилювача сильно впливає зв'язок параметрів транзистора з режимами його роботи, а також нелінійність характеристик. Це змушує відмовитись від малосигнальних моделей транзисторів і застосувати графоаналітичні методи розрахунків з використанням динамічних характеристик.

На рисунку 5.1 зображені діаграми роботи біполярного транзистора за різних опорів навантаження в колекторному колі для режиму А, яким відповідають навантажні прямі 1,2,3.

Ефективність роботи транзистора визначається коефіцієнтами використання струму й напруги колектора

$$\xi_i = \frac{I_{км}}{I_{ок}}, \quad \xi_u = \frac{U_{км}}{U_{ок}}, \quad (5.1)$$

де $I_{ок}$ і $U_{ок}$ - струм і напруга спокою, відповідно. Корисна потужність, що виділяється у навантаженні, включеному до колекторного кола, може бути вираженою через амплітуди змінного струму і напруги на колекторі

$$P_1 = \frac{U_{км} I_{км}}{2} \quad (5.2)$$




Рисунок 5.1

Ця потужність чисельно дорівнює площі заштрихованого на рисунку 5.1а трикутника. Потужність, споживана від джерела, визначається як $P_0 = I_{OK} U_{OK}$. При цьому ККД каскаду

$$h = \frac{P_1}{P_0} = \frac{\xi_i \xi_u I_{OK} U_{OK}}{2 I_{OK} U_{OK}} = \frac{\xi_i \xi_u}{2} \quad (5.3)$$

звідки випливає, що для здобуття високого ККД необхідно максимізувати добуток $\xi_i \xi_u$. В той же час найбільшої вихідної потужності можна домогтися тільки при цілком визначеному (оптимальному) опорі колекторного навантаження, якому відповідає навантажна пряма 1 (рисунок 5.1 а). Під час неоптимального опору навантаження (прямі 2 і 3 на рисунку 5.1 б) малим стає або ξ_i або ξ_u ; в обох випадках вихідна потужність (площі заштрихованих трикутників) менше, ніж за оптимального навантаження. Часто опір навантаження, на якому потрібно дістати задану потужність, не збігається з оптимальним, тому таке навантаження включати безпосередньо до кола колектора недоцільно. У цьому випадку для погодження використовують трансформатор, первинна обмотка якого включається до кола колектора, а навантаження включається до вторинної обмотки. При цьому стала складова вихідного струму не проходить через R_H , що зменшує витрати потужності.

Нелінійні спотворення і ККД каскаду залежать від вибору початкового положення робочої точки транзистора. Звичайно, вихідний каскад працює у режимі А, а для набуття високого ККД - у режимі АВ або В. Каскади можуть бути однотактними або двотактними.

5.2 Однотактний трансформаторний каскад

Такими каскадами користуються при відносно малих $R_{\text{вих}}$. Зокрема, трансформаторні вихідні каскади набули широкого розповсюдження у підсилювачах систем багатоканального зв'язку.




Рисунок 5.2

Схема найпростішого каскаду, який працює на кабельну лінію, гучномовець тощо, наведена на рисунку 5.2. Проектування каскаду виконують за допомогою навантажної прямої за змінним струмом (рисунок 5.3). Остання проводиться через робочу точку А і точку перетину характеристик транзистора з рівнем максимально допустимого струму для даного транзистора. Навантажна пряма за змінним струмом є динамічною характеристикою каскаду і визначає

величину оптимального навантаження змінному струму

$$R_{\sim} = \frac{U_{\text{км}}}{I_{\text{км}}} = \frac{U_{\text{к max}} - U_{\text{к min}}}{I_{\text{к max}} - I_{\text{к min}}}$$




Рисунок 5.3




Рисунок 5.4

Максимальна потужність, що віддається транзистором, залежить від амплітуд змінних складових

$$P_{\max} = \frac{U_{км} I_{км}}{2} \quad (5.4)$$

Вихідний трансформатор перетворює опір зовнішнього навантаження R_H в опір колекторного навантаження

$$R_{HK} = r_1 + \frac{r_2 + R_H}{n^2},$$

де r_1 і r_2 - активні опори первинної та вторинної обмоток трансформатора; $n = W_2 / W_3$ - коефіцієнт трансформації; W_2 і W_3 - кількість витків відповідних обмоток ККД трансформатора, як відношення потужності сигналу, що виділяється у навантаженні, до потужності, що віддається трансформатором у колекторне коло,

$$h_{TP} = \frac{r_2 + R_H}{r_1 n^2 + r_2 + R_H}$$

Потужність, що віддається навантаженню,

$$P_H = h_{\text{тр}} \frac{U_{\text{км}} I_{\text{км}}}{2} \quad (5.5)$$

Потужність, що споживається від джерела живлення, не залежить від величини сигналу і дорівнює $P_0 = E_c I_{\text{ок}}$. Потужність, що розсіюється на колекторі, $P_K = U_{\text{ок}} I_{\text{ок}}$.

Виконавши перенесення значень струму бази з вихідних характеристик на вхідну, одержимо, значення постійних і змінних струмів і напруг, що діють на вході каскаду, що дасть змогу визначити решту параметрів:

$$P_{\text{вх}} = \frac{U_{\text{бтм}} I_{\text{бтм}}}{2}, \quad K_i = \frac{I_{\text{км}}}{I_{\text{бтм}}},$$

$$K_u = \frac{U_{\text{км}}}{U_{\text{бтм}}}, \quad K_p = \frac{P_{\text{вих}}}{P_{\text{вх}}} = K_i K_u$$

ККД колекторного кола

$$\eta_A = \frac{P_{\text{max}}}{P_0} = \frac{1}{2} \eta_i \eta_u \eta_o.$$

де $\eta_o = U_{\text{ок}} / E_{\text{ж}}$ - коефіцієнт використання напруги джерела живлення, оскільки $\xi_i < 1$, $\xi_u < 1$, завжди менше 50% (у схемі з СБ він близький до граничної величини 50%, для схеми з СЕ приблизно 40%). На величину повного ККД каскаду великий вплив надають втрати у вихідному трансформаторі і колах зміщення. Взагалі $P_{\text{max}} < U_{\text{кmax}} I_{\text{кmax}} / 8$ і це співвідношення використовується під час вибору трансформатора.

ККД в режимі А істотно залежить від амплітуди сигналу, зменшуючись з його зростанням, що виявляється недоліком цього режиму.

Під час розрахунків таких каскадів слід орієнтуватися на максимально можливу температуру переходу, оскільки з підвищенням температури найбільші допустимі напруги колектора і розсіювана транзистором потужність зменшується.

У потужних каскадах, що працюють з великими I_c , R_e має дуже малу величину. Для задовільної стпбілізації режиму необхідно ставити малі опори і в колі подільника, що підключений до бази. При цьому різко зростає споживана потужність і ємність C_e . Зростають розміри, маса і вартість підсилювача. Якщо

C_e виключити, то виникає від'ємний зворотний зв'язок, знижується підсилення і з'являється необхідність збільшувати амплітуду вхідного сигналу.

Рівень нелінійних спотворень залежить від схеми включення транзистора, від співвідношення R_r і вхідного опору транзистора. Здебільшого вони обумовлені нелінійною залежністю вхідного струму від вхідної напруги, непостійністю h_{21} та нелінійністю кривої намагнічування осердя трансформатора. Спотворення виявляються тим більшими, чим більше амплітуда сигналу і більше підмагнічування осердя за рахунок сталої складової колекторного струму. Для зменшення підмагнічування збільшують магнітний опір осердя шляхом введення повітряного зазору. Це збільшує площу перерізу осердя і кількість витків у обмотках, що викликає зростання маси і габаритів трансформатора.

Лінійні спотворення за умови безінерційності транзистора визначаються трансформатором.

5.3 Двотактний трансформаторний каскад

Головна позитивна якість двотактного каскаду - можливість використання високоекономічного режиму В (або АВ). Зростання ККД відбувається завдяки тому, що (рисунок 5.5) під час відсутності сигналу на вході





Рисунок 5.5

постійний струм колектора дорівнює майже нулю в режимі В, або дуже малий у режимі АВ, отже, дуже мала споживана потужність P_0 .

Проте використання режиму В в однокатній схемі, яку ми вивчали в попередньому параграфі, дає великі нелінійні спотворення (рисунк 5.5), оскільки у складі вихідного струму міститься велика кількість гармонік. Каскад при цьому працює з відсіканням струму і кут відсікання $\theta = 90^\circ$. Забезпечити високий ККД під час малих нелінійних спотворень можна, якщо використати двотактне включення (рисунк 5.6). Така схема, по суті, складається з двох однокаттних каскадів, що працюють на спільне навантаження. Вхідна напруга



Рисунк 5.6

на бази транзисторів подається у протифазі, оскільки середню точку вторинної обмотки вхідного трансформатора заземлено. При цьому у колекторних також зсунуті за фазою на 180° . У режимі В транзистори працюють по черзі, тобто протягом одного напівперіоду вхідного сигналу працює одне плече схеми, протягом другого напівперіоду - друге плече. У вхідних колах струми додаються, змінна напруга у навантаженні має синусоїдальну форму (під час синусоїдального вхідного сигналу).

У залежності від способу керування двотактні каскади розділяють на схеми:

- з паралельним керуванням однофазною вхідною напругою; у цьому випадку потрібні транзистори різного типу провідності;
- з паралельним керуванням двофазною напругою; в них використовуються однотипні транзистори;

-з послідовним керуванням однофазною напругою; в них напруга від джерела сигналу подається на вхід першого (ведучого плеча), з виходу якого сигнал прикладається до входу другого (веденого плеча), і використовуються однотипні транзистори.

Обидва плеча підсилювача повинні бути електрично симетричними, працюючими по черзі на спільне навантаження.

Сумарна корисна потужність у навантаженні від роботи двох плечей (без урахування втрат у трансформаторі)

$$P = P' = P'' = \frac{1}{2} I_{\text{кп}} U_{\text{кп}} \quad (5.6)$$

Потужність, споживана від джерела живлення,

$$P_0 = 2E_{\text{ж}} (I_{\text{к.сер}} + I_{\text{к.мін}}) \quad (5.7)$$

де $I_{\text{к.сер}}$ - стала складова напівсинусоїдального імпульсу вихідного струму (при $\theta = 90^\circ$ $I_{\text{к.сер}} = I_{\text{кп}} / \pi$).

ККД підсилювача

$$\eta_{\text{в}} = \frac{P}{P_0} = \frac{\pi}{4} \frac{I_{\text{кп}}}{I_{\text{кп}} + \pi I_{\text{к.мін}}} = \frac{U_{\text{кп}}}{E_{\text{ж}}} \quad (5.8)$$

Якщо $\pi I_{\text{к.мін}} \ll I_{\text{кп}}$, то

$$\eta_{\text{в}} = \frac{\pi}{4} \xi \quad ,$$

де $\xi = U_{\text{кп}} / E_{\text{ж}}$ - коефіцієнт використання колекторного живлення. Під час повного використання колекторного живлення $\xi = 1$ і $\eta_{\text{в}} = \eta_{\text{мах}} = \pi / 4 \approx 0,786$, тобто 78,6%, звідси видно, що режим В більш економічний, ніж режим А.

Максимальна корисна потужність, яку можна дістати від підсилювача

$$P_{\text{кмах}} = \frac{2}{\pi^2} P = \frac{2}{\pi^2} \frac{P_{\text{н}}}{\eta_{\text{тр}}} \quad ,$$

тобто потужність, що віддається двотактним вихідним каскадом у режимі В, не перевищує $P_{\text{нмах}} \approx 5 \eta_{\text{тр}} P_{\text{кмах}}$.

Під час надто великих вхідних сигналів, коли транзистори більшу частину напівперіоду працюють у режимі насичення з верхнім відсіканням

колекторного струму, форма вихідного сигналу наближується до прямокутної. При цьому ККД може досягати 90-95%.

Результуючий струм у первинній обмотці вихідного трансформатора можна подати як різницю колекторних струмів транзисторів (рисунок 5.6) $i(t) = i_{K1}(t) - i_{K2}(t)$. При $\theta = 90^\circ$ і гармонічному вхідному сигналі струми колекторів мають вигляд косинусоїдальних (синусоїдальних) імпульсів, зсунутих за фазою відносно одне одного на 180° . Розклавши $i_{K1}(t)$ та $i_{K2}(t)$ в ряд Фур'є, одержимо

$$i_{K1}(t) = I_0 + I_{K1m} \cos \omega t + I_{K2m} \cos 2\omega t + I_{K3m} \cos 3\omega t + \dots,$$

$$i_{K2}(t) = I_0 + I_{K1m} \cos(\omega t + \pi) + I_{K2m} \cos 2(\omega t + \pi) +$$

$$+ I_{K3m} \cos 3(\omega t + \pi) + \dots,$$

$$i_{K1}(t) - i_{K2}(t) = 2I_{K1m} \cos \omega t + 2I_{K3m} \cos 3\omega t + \dots,$$

тобто у спектрі струму немає парних гармонік, що істотно зменшує нелінійні спотворення. Результуючий струм не містить і сталої складової, тому підмагнічування осердя відсутнє. Завдяки цьому осердя вихідного трансформатора можна виконати без повітряного зазору, що сприяє кращим габаритам. Відсутність підмагнічування постійним струмом зменшує також рівень нелінійних спотворень, обумовлених трансформатором.

5.4 Безтрансформаторний двотактний каскад

Трансформатори, так чи інакше, створюють лінійні та нелінійні спотворення. Схеми з ними не здатні пропускати широкую смугу частот, а за рахунок великих фазових зсувів ускладнюється або стає неможливим використання глибокого зворотного зв'язку. Використання трансформатора збільшує як габаритні розміри, так і вартість пристрою і тому є небажаним, а для підсилювачів в інтегрованому виконанні просто неприйнятним.

У той же час можна безпосередньо підключити навантаження до підсилювача без узгоджуючого трансформатора, особливо у тих випадках, коли навантаження має опір, близький до оптимального для колекторного кола транзистора.

Будувати безтрансформаторні двотактні каскади можна з одним чи двома джерелами живлення, на поодиноких чи складених транзисторах.

Найпростіша схема такого каскаду на комплементарних транзисторах наведена на рисунку 5.7. В основі схеми два двополосника, кожний з яких складається з послідовно з'єднаних транзистора і джерела живлення, підключених до спільного навантаження. Струми верхнього і нижнього плечів:




Рисунок 5.7

$$i_1 = \frac{E_{ж1} - U_{ке1}}{R_{н}}$$

$$i_2 = \frac{E_{ж2} - U_{ке2}}{R_{н}}$$

Оскільки у базових колах транзисторів відсутні джерела зміщення, каскад реалізує режим В і за відсутності вхідного сигналу транзистори зачинені. Під час надходження вхідного сигналу транзистори VT1 і VT2 по черзі відкриваються у залежності від миттєвої поляр-




Рисунок 5.8

ності прикладеної напруги. Під час позитивної напівхвилі вхідної синусоїдальної напруги відкривається VT1, а VT2 - закрито і при негативній напівхвилі VT2 відкрито, а VT1 - закрито. Основними недоліками такої схеми є існування двох джерел живлення і суттєвий рівень спотворень типу "сходінка" внаслідок відсутності напруги зміщення. З другого боку, оскільки сталі складові струмів i_1 та i_2 проходять через R_H у протилежних напрямках, то при наявності симетрії схеми можна вважати, що постійного струму у навантаженні немає. Це дозволяє підключити навантаження до спільного проводу через конденсатор, а джерела живлення поєднати в одне, тобто здійснити послідовне живлення транзисторів від спільного джерела (рисунк 5.8).

Нехай відкрито транзистор VT2, струм проходить через R_H і C2, який накопичує енергію. У наступний напівперіод вхідного сигналу працює транзистор VT3, а конденсатор є для нього джерелом живлення і, якщо він має достатню ємність, напруга на ньому під час роботи VT3 змінюється мало. Діод VD1 створює невелике зміщення на базах транзисторів VT2 і VT3.




Рисунок 5.9

що зменшує сигнал і забезпечує температурну стабілізацію точки спокою.

Для збудження двотактного каскаду використовують звичайний каскад на VT1, R1, C1.

Якщо важко підбрати близькі за параметрами пари транзисторів різного типу провідності, доводиться брати транзистори одного типу провідності, а для їх протифазного збудження використовувати або додатковий транзистор протилежної провідності, який підключають, наприклад, між виходом VT1 і входом VT3, або дві групи складених транзисторів (рисунок 5.9).

Порівнюючи безтрансформаторний підсилювач потужності з двотактним трансформаторним, слід зауважити, що в обох схемах повністю або частково компенсуються парні гармоніки напруги і струми навантаження. Безтрансформаторна схема вносить менші частотні спотворення на низьких та високих частотах, підсилювач з таким прикінцевим каскадом можна охопити більш глибоким зворотним зв'язком і, таким чином, дістати кращі якісні показники. Недоліком її є більш жорсткі вимоги до джерела живлення. Це пояснюється тим, що в безтрансформаторній схемі відсутнє підсилювання струмів у колі джерела живлення. Тому через джерело живлення проходять часткові струми транзисторів, а не їх сума, як у трансформаторному. Часткові струми містять основну гармоніку корисного сигналу і, щоб уникнути паразитного зв'язку з попередніми каскадами, внутрішній опір джерела живлення має бути дуже малим.

Практичні схеми підсилювачів потужності додатково можуть мати кола стабілізації режиму, захисту від короткого замикання, корекції АЧХ тощо.

6 ІНТЕГРОВАНІ ПІДСИЛОВАЧІ

6.1 Загальні відомості

Інтегрованою схемою (ІС) називають мікроелектронний виріб, який виконує визначену функцію перетворення й обробки сигналів і має високу щільність розміщення елементів, що електрично з'єднані між собою. До складу більшості ІС входять десятки, сотні, тисячі резисторів, конденсаторів, діодів, транзисторів.

За способом об'єднання (інтеграції) елементів відрізняють ІС напівпровідникові або монолітні (однокристалні) і гібридні.

В напівпровідникових ІС усі елементи об'єднані на одному кристалі. Елементи гібридної ІС розміщені на декількох кристалах в одному корпусі. Як кристали можуть використовуватися напівпровідникові ІС, а також дискретні транзистори, транзисторні або діодні збори, безкорпусні конденсатори. Кристали кріплять до поверхні керамічного діелектричного підшарку. Електричні зв'язки між кристалами гібридних ІС створюються на базі товстоплівкової або тонкоплівкової сітки провідників, що нанесені на поверхню підшарку. Крім провідників, на поверхню підшарку при необхідності наносять матриці резисторів.

За функціональним призначенням ІС поділяють на два основних класи: *цифрові й аналогові*. У цифрових ІС усі транзистори працюють в ключовому режимі, ми будемо мати справу з ними дещо пізніше. Основне функціональне призначення аналогових ІС - перетворення безперервних сигналів, які передаються напругою і струмом, тому транзистори аналогових ІС працюють переважно в активному (лінійному) режимі. Як правило, аналогові ІС використовуються з додатковими зовнішніми дискретними елементами, що зумовлює необхідність знання електричної схеми ІС. Складність забезпечення споживачів аналоговими ІС обумовлена здебільшого двома причинами: великою кількістю потрібних типів ІС та більш жорсткими вимогами до цих ІС з точки зору стабільності і розкиду параметрів.

Інтегровані схеми характеризуються ступенем функціональної інтеграції

$$K = \lg N_e,$$

де N_e - кількість функціональних елементів, розташованих на кристалі.

Якщо $K \approx 1$, ІС доцільно називати малою. Якщо $K = 1 + 2$, ІС містить один або декілька функціональних вузлів і називається середньою (СІС). Коли ІС містить

один або декілька функціональних пристроїв і має $K = 2 + 4$, схему називають високорівневою (ВІС), у разі $K > 4$ - надвисокорівневою (НВІС).

Специфіку технології групового виробництва і тенденцію зростання ступеню інтеграції елементів аналогових ІС відображають два принципи схемотехніки аналогових ІС: 1) принцип взаємного узгодження кін, 2) принцип схемотехнічної надмірності. Перший полягає у такій їх схемо-технологічній реалізації, за якої потрібні електричні параметри стають пропорційними (в окремому випадку рівними) одне одному у широкому інтервалі експлуатаційних дій. Використання цього принципу дає змогу створювати високоточні структури, які не можна реалізувати в традиційній компонентній транзисторній електроніці. Взаємне узгодження структур здійснюється за рахунок близького розташування відповідних елементів їх технології на підшарку кристалу. Ідентичність (або пропорційність) параметрів, що досягається при цьому, у широкому діапазоні експлуатаційних дій обумовлена тим, що вихідні матеріали та процеси технологічної обробки для таких елементів (або структур) практично однакові.

Принцип схемотехнічної надмірності полягає в ускладненні схемотехніки ІС для поліпшення їх якості, мінімізації їх площі кристалу і підвищення технологічності. Тому в аналогових ІС уникають використання конденсаторів, що займають велику площу підшарку, вважають за краще розв'язувати проблеми узгодження рівнів каскадів та стабілізації їх режиму у межах більш технологічної, хоча й ускладненої схемотехніки структур з безпосередніми зв'язками. Це часто-густо призводить до багатотранзисторних структур, що мають велику надмірність підсилення. Для стабілізації експлуатаційних і точностних характеристик широко використовуються зворотні зв'язки і для підвищення надійності ІС їх елементи звичайно використовуються в істотно недовантажених режимах.

Схемотехніка аналогових ІС складається з ряду базових схемотехнічних елементів: багатотранзисторних каскадів сходинкового типу, диференціальних каскадів, генераторів стабільного (опорного) струму або напруги, каскадів зсуву рівня, вихідних підсилювачів та схем їх захисту. Перші ІС будувалися за традиційними схемами з дискретними транзисторами. Зараз в ІС використовуються польові транзистори, високоякісні р-п-р-транзистори, супербета-транзистори, пінч-транзистори, багатоклекторні та багатоемітерні транзистори.

6.2 Складений транзистор

Складений транзистор утворюється з декількох (частіше з двох) транзисторів. Найчастіше зустрічається складений транзистор за схемою Дарлінгтона (рисунок 6.1). У цій схемі колектори транзисторів поєднані разом. Входом (базою) стає база VT1, емітером - емітер VT2. Особливістю складеного транзистора є високий коефіцієнт передавання струму бази. Дійсно, $I_K = I_{K1} + I_{K2}$, де $I_{K1} \approx h_{21e1} I_{\delta 1}$, $I_{K2} \approx h_{21e2} I_{\delta 2}$. Але $I_{\delta 2} = I_{e1} \approx I_{\delta 1} (1 + h_{21e1})$. Тоді $I_K = I_{\delta 1} [h_{21e1} + h_{21e2} (1 + h_{21e1})]$, тобто коефіцієнт передавання

$$h_{21e\text{скл}} = \frac{I_K}{I_{\delta 1}} = h_{21e2} (1 + h_{21e1}) + h_{21e1} \approx h_{21e1} h_{21e2}. \quad (6.1)$$

Транзистори тут працюють у суттєво різних режимах. Дійсно, $I_{K2} = h_{21e2} I_{\delta 2} + (1 + h_{21e2}) I_{KO2} = h_{21e2} I_{e2} + (1 + h_{21e2}) I_{KO2} \approx h_{21e2} I_{e1}$, тобто струм

колектора VT2 майже у h_{21e2} разів перевищує струм VT1.

Для узгодження режимів за постійним струмом треба використовувати або транзистори з істотно різними площами колекторів, або однотипні транзистори з різними зміщеннями на емітерних переходах. В ІС часто поєднують обидва ці способи. Для зменшення постійної складової струму бази транзистора VT2 вмикають коло, що відводить струм (рисунок 6.2), яке складається з резистора R та транзистора VT3. Останній, працюючий в активній ділянці, запобігає шунтуванню низькоомним резистором R змінних складових сигналів у базі VT2 і тим сприяє збереженню високого $h_{21e\text{скл}}$. Водночас VT3 в діодному вмиканні використовується для термостабілізації режиму за постійним струмом складеного транзистора.




Рисунок 6.1

Зустрічається також складений транзистор на комплементарній парі (рисунок 6.3).

Крім того, складені транзистори помітно підвищують вхідний опір струму.

Так, для схеми рисунку 6.1, якщо у загальне емітерне коло поставити R_e , то загальний $R_{вх} = ((1 + h_{21e2})(1 + h_{21e1})R_e)$.




Рисунок 6.2




Рисунок 6.3

6.3 Струмове дзеркало

Струмовим дзеркалом (СД) або відбивачем струму називають транзисторний вузол, у якого струми двох віток схеми, які зберігаються до однієї точки, такі самі, до того ж один з них (вхідний) керує другим (вихідним). Загальна функціональна схема СД наведена на рисунку 6.4. Тут I_1 - повний вхідний, а I_2 - повний вихідний струми. На вихідну вітку 2 подається напруга живлення E . Вхідний опір дзеркала малий, вихідний великий (теоретично - нескінченний). Тому I_2 не залежить від E , а визначається струмом I_1 .




Рисунок 6.4

Коефіцієнт передавання струму дзеркала $K_I = I_2/I_1 \approx 1$

і є його головним показником. Струмове дзеркало можна розглядати як окремий випадок керованого джерела (генератора) струму, хоча у останнього не обов'язково $K_I = 1$.

Найпростіша схема СД наведена на рисунку 6.5. В ній транзистори




Рисунок 6.5

повністю ідентичні, бази з'єднані, а емітери підключені до спільної точки. Контакт 1 є входом, контакт 2 - виходом. Потенціали $\varphi_{\text{б1}} = \varphi_{\text{б2}}$, $\varphi_{\text{е1}} = \varphi_{\text{е2}}$, звідки $U_{\text{е1}} = U_{\text{е2}}$. VT1 діодному включенні, його колектор закорочений на базу, отже, $U_{\text{кел}} = 0$. Емітерний перехід VT2 зміщено у прямому напрямку під дією струму I_1 , що проходить через нього. Оскільки $U_{\text{бел}} = 0$,

колекторний перехід закритий, тому VT1 працює в активній ділянці. Транзистор VT2 працює в активній

ділянці завжди, доки напруга на ньому більше 0,2 В, але менше напруги пробою. Оскільки транзистори однакові і однакові їх режими, $I_{\text{к1}} = I_{\text{к2}}$. Оскільки, коефіцієнт передавання струму $I_1 = I_{\text{к1}} + I_{\text{б1}} + I_{\text{б2}}$

$$K_1 = \frac{I_2}{I_1} = \frac{1}{1 + \frac{2}{h_{21e}}} \approx 1 \quad (6.2)$$

Похибка, здобувана при цьому, повністю визначається конкретним значенням h_{21e} . Так, для типового $h_{21e} = 100$ вона не перевищує 2%. Якщо точність повторення (відбиття), що забезпечується схемою (рисунком 6.5), недостатня, використовують більш складні структури. Одна з них наведена на рисунку 6.6 (дзеркало Уілсона). Якщо знову транзистори ідентичні, то $I_{\text{б1}} = I_{\text{б2}} = I_{\text{б3}} = I_{\text{б}}$, $I_{\text{к1}} = I_{\text{к2}}$ і




Рисунок 6.6

$$I_1 = I_{\text{к1}} + I_{\text{б3}} = I_{\text{к1}} + I_{\text{б}}$$

$$I_{\text{б3}} = I_{\text{к2}} + I_{\text{б1}} + I_{\text{б2}} = I_{\text{к2}} + 2I_{\text{б}}$$

$$I_{\text{б3}} = I_3 + I_{\text{б3}} = I_3 + I_{\text{б}}, \quad I_3 = I_1$$

Цю схему ще називають схемою зі слідкуючою напругою живлення VT2. Тут емітер VT3 повторює напругу колектора VT1, завдяки чому колекторні напруги VT1 і VT2 майже однакові і не залежать від $U_{\text{вих}}$. При однакових транзисторах

$$K_I = \frac{1}{1 + \frac{2}{h_{21e}(2+h_{21e})}} \approx 1, \quad (6.3)$$

тобто повторюваність струмів значно вища, ніж в схемі на рисунку 6.5. Взагалі можна говорити про взаємну компенсацію дії базових струмів в схемі на рисунку 6.6. В реальній схемі, звісно, повної компенсації не відбувається внаслідок технологічного розкиду параметрів, але різниця між I_1 і I_3 надзвичайно мала.

6.4 Генератор стабільного струму

Генератор стабільного струму (ГСС) будується на біполярних або польових структурах і може правити за нелінійний еквівалент опору навантаження або за джерело фіксованого струму. Нестабільність робочої точки обумовлена старінням елементів ІС, повзучістю параметрів, впливом змін температури зовнішнього середовища на параметри транзисторних структур, опорів резисторів та напруг джерел зміщення і живлення.

У підсилюючих каскадах на дискретних компонентах місце знаходження робочої точки, як ми бачили, встановлюється шляхом відповідного вибору напруг джерел живлення і опорів резисторів у колах живлення транзисторів. У гібридних ІС завдання режиму за постійним струмом і його стабілізацію звичайно здійснюють певними класичними способами: за допомогою резисторних кіл зміщення та шляхом використання місцевих і загальних зворотних зв'язків. У монолітних ІС є небажаним використання резисторів з великим опором (вони займають велику площу). Здобуття конденсаторів великої ємності значно ускладнено. Тому для завдання режиму і його стабілізації використовують параметричні методи.

У ГСС опорний струм, що проходить в одній з віток кола, точно відтворюється в іншій з віток практично незалежно від абсолютних величин параметрів приладу.

Відомо, що

$$U_{ce} = \varphi_T \ln \frac{I_e}{I_{e0}} \quad (6.4)$$

Зворотний струм є пропорційним площі переходу емітер - база

$$I_{e0} = \gamma_e S \quad (6.5)$$

де коефіцієнт пропорційності залежить від власних параметрів напівпровідника (дифузійна довжина неосновних носіїв, концентрація домішок з кожного боку переходу). З (6.4) і (6.5) виходить, якщо два транзистори працюють під однією напругою база-емітер, то їх емітерні струми співвідносяться як площі емітерів:

$$\frac{I_{e1}}{I_{e2}} = \frac{S_1}{S_2} \quad (6.6)$$

Оскільки колекторний струм відрізняється від емітерного на величину I_c , для великих величин h_{21e} струм I_c можна замінити на I_K , не допускаючи помітної похибки.

Реалізується така схема (рисунком 6.7) виконанням узгодженої монолітної пари однакових транзисторів ($U_{be1} = U_{be2}$, $h_{21e1} = h_{21e2}$). Тоді, стабілізуючи I_{K1} , можна забезпечити стабілізацію режиму VT2. Дійсно, при рівності напруг на емітерних переходах та їх відхиленнях, що забезпечується паралельним вмиканням емітерних переходів, відносна нестабільність струмів колекторів VT1 і VT2 однакова.


Наступні струмами бази, маємо


$$\frac{I_{K2}}{I_{K1}} = \frac{S_2}{S_1} \quad (6.7)$$

Рівняння (6.4) - (6.7) справедливі під час змін струму, що досягають шість порядків, і у широкому діапазоні температур (від -60°C до $+130^\circ\text{C}$). Опорний струм тут можна масштабувати належним вибором площ емітерів двох транзисторів. У такій парі має місце вже відоме "дзеркальне відбиття" струмів, яке

виявляється у тому, що I_{K2} слідує за I_K . Оскільки VT1 використовується у діодному вмиканні, його I_{K1} можна стабілізувати з потрібною точністю шляхом завдання цього струму за допомогою зовнішніх елементів E і R. Таке "струмове дзеркало" характеризується малим вхідним опором (для I_{K1}) і великим вихідним опором (для I_{K2}).

Рисунок 6.7





В схемі на рисунку 6.8 для фіксації струмів використовується відношення опорів, а не площ емітерів. Нехтуючи $I_{\text{сб2}}$, величину струму через кожний з транзисторів можна визначити з співвідношення

$$I_1 R_1 + U_{\text{бе1}} = I_2 R_2 + U_{\text{бе2}} = U_{\text{ЗМ}}$$

Різниця падінь напруги база-емітер для двох ідентичних транзисторів при даних колекторних струмах можна записати як

$$\Delta U_{\text{бе}} = U_{\text{бе2}} - U_{\text{бе1}} = \varphi_T \ln \frac{I_2}{I_1}$$


Рисунок 6.8

Отже,

$$\frac{I_2}{I_1} = \frac{R_1}{R_2} \left(1 - \frac{\varphi_T \ln \frac{I_2}{I_1}}{I_1 R_1} \right)$$

Якщо падіння напруги на R_1 є порівняним з $U_{\text{бе}}$, другий доданок в останньому виразі зневажливо малий і

$$\frac{I_2}{I_1} \approx \frac{R_1}{R_2}$$



Джерело з резисторним зміщенням має перевагу у випадках, коли відношення I_2/I_1 має значно відрізнятися від одиниці, оскільки відношення опорів можна варіювати ширше, ніж відношення площ емітерів.


Якщо до колекторного кола основного транзистора треба вмикати навантаження, можна використати знайоме дзеркало Уїлсона (рисунок 6.9). Завдяки VT_3 потенціал колектора VT_1 фіксований і на подвоєну величину падіння напруги на діоді нижчий $E_{\text{ж}}$. При

Рисунок 6.9

$R_H < R1$ і ненасичених транзисторах відношення струмів I_2/I_1 не залежить від зміни опору навантаження R_H . Транзистор VT2 використовується для завдання режиму транзистора VT1, і водночас він править за опір у колі емітера VT3, забезпечуючи від'ємний зворотний зв'язок шляхом передавання сигналу з емітера VT3 до бази VT1. Цим забезпечується високий вихідний опір і добра стабільність ГСС.

6.5 Джерела напруги

Джерелами напруги (генераторами малої стабільної напруги) у складі аналогових ІС називають низьковольтні (порядку 1В) стабілізатори постійної



напруги, що використовується у мікросхемах для подавання зміщення та інших цілей. Вони є пасивними двополосниками, падіння напруги на яких слабо залежить від струму. Звичайно, для розв'язання сусідніх підсилювальних каскадів при цьому джерело напруги повинно мати низький опір змінному струму.

Найпростішою схемою такого генератора є діод, через який проходить струм. Завдяки експоненціальній формі прямої вітки вольт-амперної характеристики діод спроможний стабілізувати напругу близько 0,6+0,7 В. Як діод в ІС звичайно використовують прямозміщений емітер-

Рисунок 6.10 ний перехід транзистора.

Для підвищення напруги використовують або послідовне з'єднання двох транзисторів у діодному вмиканні, або схему на рисунку 6.10. В останньому випадку необхідна напруга дорівнює $U_{ce2} + U_{ce1} \approx 1,3В$. Щоб вирівняти струми транзисторів (підвищити струм VT1), іноді вмикують шунтуючий резистор R (декілька кОм), що зміщує робочу точку VT1 з початкової ділянки характеристики емітерного переходу і тому зменшує його динамічний опір. Для здобуття більшої напруги використовують кола з більшої кількості транзисторів. У разі необхідності дістання декількох джерел напруги від однієї опорної напруги, які були б розв'язані одне від одного таким чином, щоб сигнал змінного струму був відносно ізолюваним від решти, використовують транзистор з декількома емітерами.

Для здобуття малих напруг використовують звичне паралельне з'єднання резисторного подільника і транзистора (рисунок 6.11). Тут U_{ce} , а виходить і струм через $R2$ відносно стабільні.

Нехтуючи струмом бази, можна записати

$$U_{\text{кe}} = U_{\text{ce}} \left(1 + \frac{R_1}{R_2} \right)$$

Завдяки зворотному зв'язку через R_1 струм транзистора і напруги на ньому відносно незалежні від напруги живлення. Оскільки U_{ce} стабільна, змінюючи співвідношення опорів R_1 і R_2 , напругу $U_{\text{кe}}$ можна регулювати. Динамічний опір такого генератора

$$R_{\text{вих}} = \frac{R_1 + R_2}{SR_2}$$

Типова величина $R_{\text{вих}} \approx 50 + 200 \text{ Ом}$.




Рисунок 6.11

6.6 Каскади зсуву рівня

Лінійні ІС будуються за схемотехнікою безпосередніх зв'язків. У монолітних схемах відсутні розділові конденсатори між підсилювальними каскадами. Тому усі широкосмугові підсилювальні каскади пов'язані за постійним струмом. При цьому від каскаду до каскаду відбувається зсув сталої складової сигналу. У той же час стала складова вихідної напруги кожного попереднього каскаду має бути узгодженою зі сталою складовою вхідної напруги наступного каскаду. Для компенсації зазначеного зсуву застосовують спеціальні вузли. Схема такого вузла не повинна накладати значної помилки на сталу складову сигналу під час змін напруг живлення та зовнішньої температури, а також повинна передавати кожний змінний сигнал без спотворень.

В ідеалі зміни рівня постійної напруги можна уникнути, якщо чергувати р-р-п- і р-п-р-транзистори в каскадах. Проте р-п-р-транзистори в інтегральному виконанні мають порівняно гірші частотні властивості та менше підсилення струму.

Найпростішим елементом зсуву рівня може бути стабілітрон. Проте він вносить великі шуми, а його порогова напруга фіксована, що руйнує працездатність пристрою під час зміни напруги живлення.

Взагалі каскад зсуву рівня відіграє також роль буфера між підсилювальними каскадами, тому він має володіти високим вхідним і низьким вихідним опором для запобігання перевантаження одного каскаду іншим. З цією метою в практичних схемах зсуву рівня стоять повторювачі.




Рисунок 6.12

Резистивна схема зсуву рівня постійної напруги (рисунок 6.12) є найпростішим способом зсуву вхідної напруги у від'ємному напрямку від U_1 до

$$U_2 = (U_1 - U_{\text{бe}}) \frac{R_2}{R_1 + R_2}$$

Але ж при цьому слабкішає сигнал змінного струму, бо $K_u = R_2 / (R_1 + R_2)$. Вихідний опір такого каскаду досить великий (дорівнює опору паралельно включені R_1 і R_2).

Практичною схемою зсуву рівня, яка часто використовується у біполярних аналогових ІС, є комбінація резисторного каскаду і ГСС (рисунок 6.13). Якщо VT_2 і VT_3 мають однакові площі

емітерів, то




Рисунок 6.13

$$I_3 = I_1 = \frac{E_{\text{к}} - U_{\text{бe}}}{R_3}$$

$$\text{Тому зсув } U_1 - U_2 = U_{\text{бe}} + \frac{R_1}{R_3} (E_{\text{к}} - U_{\text{бe}})$$

$$\text{Оскільки } E_{\text{к}} \gg U_{\text{бe}}, \quad U_1 - U_2 \approx E_{\text{к}} \frac{R_1}{R_3},$$

тобто зсув рівня слідкує за змінами $E_{\text{к}}$ і залишається нечутливим до розкиду абсолютних величин зміщуючих струмів та опорів. Транзистор VT_1 тут править за емітерний повторювач і забезпечує високий вхідний опір схеми. В його емітерне коло ввімкнено подільник, одним плечем якого є резистор R_1 , а другим - ГСС на

транзисторах VT_2 і VT_3 . Оскільки $R_{\text{ГСС}} \gg R_1$, подільник незначно послаблює напругу сигналу. Постійна напруга на резисторі R_1 і створює необхідний зсув рівня.

6.7 Схема переходу до одиночного виходу

Розглядаючи диференційний підсилювач, ми бачили, що повний диференційний сигнал виділяється між колекторами диференціальної пари транзисторів. Цей сигнал незаземлений і безпосереднє знімання його з будь-якого колектора відносно загального проводу дозволить використати лише половину повного диференційного приросту сигналу.




Рисунок 6.14

Щоб привести повний диференційний сигнал до одиночного виходу (тобто відносно землі), вживають спеціальні схеми, принцип ді яких зводиться до застосування внутрішнього від'ємного зворотного зв'язку в одному з плеч диференціального підсилювача. Така схема переходу не тільки виключає втрату підсилення попереднього каскаду диференційного підсилювача, але й забезпечує його симетричне навантаження. Найпростіша схема

такої родини наведена на рисунку 6.14. Якщо подати на бази транзисторів протифазні і рівні за амплітудою (диференціальні) сигнали від першого каскаду, то в лівому плечі утворюються паралельний від'ємний зворотний зв'язок за напругою і коефіцієнт цієї частини схеми близький до одиниці. Таким чином, на базі VT4 діє сумарний сигнал $U_{K1} - (-U_{K2}) = 2U_K$ і VT4 підсилює практично повну різницю сигналів, що надходять від колекторів попереднього диференціального підсилювача.

6.8 Вихідні каскади інтегральних підсилювачів

Вихідний каскад інтегрального підсилювача повинен віддавати до низького навантаження достатньо велику потужність. Звідси - основні вимоги до основного каскаду: 1) великий вихідний струм; 2) велика вихідна напруга; 3) низький вихідний опір; 4) мала потужність, що розсіюється в режимі спокою. До того ж вихідний каскад повинен мати у своєму складі засоби захисту від короткого замикання.

У сучасних інтегрованих підсилювачах вихідні каскади роблять двотактними, працюючими в режимі В або АВ. Будують їх з паралельним керуванням плечами, причому, у малопотужних підсилювачах кожне плече використовується на поодиноких транзисторах різного типу провідності, включених емітерними повторювачами.

Типова схема (рисунок 6.15) містить прикінцеві транзистори VT4 і VT5. Режим задається напругою зміщення, яку здобувають за допомогою генератора малої стабільної напруги у вигляді VD1 і VD2, через які проходить струм прикінцевого транзистора VT1, навантаженого на ГСС, умовно зображений у вигляді еквівалентного генератора струму I_1 . Замість транзисторів, що вклю-




Рисунок 6.15

чені як VD1 та VD2, для подавання зміщення часто використовується схема, наведена на рисунку 6.11. У режимі спокою струм I_2 проходить через обидва транзистори VT4 і VT5 і при цьому виконується співвідношення

$$I_2 \approx m I_1 .$$

де m - відношення площ емітерів транзисторів VT4 до VD1 або VT5 до VD2. При наявності додатної напівхвилі вхідного сигналу струм навантаження проходить до джерела живлення E2 через транзистор VT5, при від'ємній напівхвилі вхідного сигналу VT5 закритий, а струм навантаження проходить від джерела E1 через транзистор VT4.

Транзистори VT2 і VT3 разом з резисторами R2 і R3 становлять Схему захисту прикінцевих транзисторів від перевантаження великим струмом, що виникає у разі короткого замкнення навантаження. Під час

нормальної роботи транзистори VT2 і VT3 закриті і відкриваються лише при короткому замиканні у вихідному колі. Плечі каскаду працюють по черзі. Якщо,

наприклад, струм навантаження, що проходить через VT4, підвищився настільки, що падіння напруги на R2 виявляється достатнім для відкриття VT2, то опір останнього зменшиться і запустить вхід VT4, відвертаючи подальше зростання його струму, чим зможе запобігти транзистор від перегріву. Відкритий VT2 пропускає через себе зайвий вхідний струм, який протікає би в базу VT4 і надмірно відкривав би його. У другий напівперіод коливання аналогічно працюють VT3 і R3, захищаючи від перевантаження струмом транзистор VT5.

6.9 Операційний підсилювач

Операційні підсилювачі (ОП) в інтегрованому виконанні зараз складають базу аналогових ІС. До появи лінійної інтегрованої схемотехніки до класу ОП відносили багатокаскадні ПСС із зворотним зв'язком, які використовувалися в аналоговій обчислювальній техніці для виконання алгебраїчних операцій, диференціювання, інтегрування тощо. Проте для ПСС на дискретних транзисторах характерні численні недоліки. Так, збільшення кількості транзисторів у схемі з метою підвищення коефіцієнта підсилення і вхідного опору веде до ускладнення його регулювання, необхідності прийняття спеціальних заходів для зниження дрейфу нуля, погіршенню надійності та інших експлуатаційних характеристик підсилювача.

Успіхи технології обумовили появу серійних ОП у вигляді інтегрованих схем, що дозволило значно удосконалити їх технічні та експлуатаційні показники. До того ж були розроблені нові схемотехнічні рішення, що склали основу інтегрованих ОП.




Рисунок 6.16

Операційний підсилювач - це аналогова інтегрована схема (рисунок 6.16), яка має щонайменше п'ять виводів. Два виводи використовуються як вхідні, один - вихідний. Два інших використовуються для підключення джерела живлення. З урахуванням фазових співвідношень один з входів називають неінвертуючим, другий - інвертуючим.

Діапазон напруг живлення звичайно лежить у межах від ± 5 до ± 18 В. Використання двополярного живлення дає можливість змінювати напругу на входах ОП так, що вона може приймати значення як вище, так і нижче нульового потенціалу, внаслідок чого формується біполярний вихідний сигнал.




Рисунок 6.17




Рисунок 6.18

Отже, передаточна характеристика розташована у двох квадрантах (на рисунку 6.17 - для неінвертуючого, на рисунку 6.18 - для інвертуючого входів). Максимальна вихідна напруга ОП (напруга насичення $U_{\text{нас}}$) завжди дещо менше напруги живлення. ОП має дуже великий коефіцієнт підсилення, типові значення якого складає 10^6 . Це внутрішній (власний) коефіцієнт підсилення.

$$U_{\text{вих}} = K_D (U_{\text{вх1}} - U_{\text{вх2}}),$$

тобто ОП сприймає тільки різницю входних напруг і нечутливий до синфазного входного сигналу. Різниця $U_{\text{вх1}} - U_{\text{вх2}}$ має бути малою, щоб ОП не заходив у насичення. Наприклад, якщо $U_{\text{вих}} \approx 12$, а $K_D = 150000$, то $U_{\text{вх1}} - U_{\text{вх2}} = 80$ мкВ; ця напруга така мала, що навіть не усі цифрові вольтметри у змозі її виявити.

Оскільки $U_{\text{вх1}} - U_{\text{вх2}}$ має бути дуже малою, то $U_{\text{вх1}} \approx U_{\text{вх2}}$. Це означає, що якщо один з входів підключено до землі, другий вхід *віртуально* заземлений. Поняття віртуального заземлення означає, що два входи є у деякому наближенні короткозамкненим колом у тому розумінні, що їх напруги мають бути однаковими. Входи ОП не є короткозамкненим колом у тому розумінні, що будь-який струм може проходити між ними. Опір між входами підтримується дуже високим, тому струм між ними практично відсутній.

Використовують ОП за схемою повного ППС (рисунку 6.19). Структурно ОП складається з входного каскаду (диференціальний підсилювач ДП з невеликим K_u), проміжного підсилювача напруги ПН та входного каскаду підсилювача потужності ПП.




Рисунок 6.19

Використання ДП як вхідного каскаду дозволяє максимально зменшити величину дрейфу підсилювача, дістати високі підсилення, забезпечити максимально високий вхідний опір та максимально придушити діючі на вході синфазні складові. Підсилювач напруги введено для узгодження

вихідного сигналу ДП з вихідним сигналом операційного підсилювача та забезпечує необхідне підсилення напруги сигналу. Вихідний каскад забезпечує підсилення потужності.

Спрощена принципова електрична схема ОП наведена на рисунку 6.20. Тут вхідний диференціальний каскад виконано на транзисторах VT1, VT2 з резисторами R1, R2. Другий диференціальний каскад на транзисторах VT5, VT6 з резисторами R6, R7 існує для забезпечення великого коефіцієнта підсилення напруги. Емітерні кола цих двох каскадів пов'язані зі схемою ГСС на транзисторах VT3, VT4 з резисторами R3, R4, R5. Двотактний вихідний каскад на транзисторах VT9, VT10 забезпечує підсилення потужності сигналу і малий вихідний опір. Між виходом другого диференціального каскаду і входом вихідного каскаду стоїть схема на транзисторах VT7, VT8 з резистором R8, яка забезпечує розв'язання вихідного каскаду і попереднього підсилювача та зсув рівня постійної напруги. Вибором номіналу резистора R8 і струму через нього, який задається ГСС на транзисторах, на базі VT8 утворюється постійний потенціал, що забезпечує через відсутність сигналу на вході нульовий вихідний рівень. Для корекції характеристик ОП, застереження його самозбудження до контактів 1-4 підключається зовнішні коректуючі елементи.

Операційний підсилювач як закінчений функціональний вузол характеризується великою кількістю показників. Основні з них такі.

Коефіцієнт підсилення напруги

$$K_u = \frac{\Delta U_{\text{ВИХ}}}{\Delta U_{\text{ВХ}}}$$

характеризує здатність ОП підсилювати диференціальний сигнал, що подається на його входи.

Вхідна напруга зміщення $U_{ЗМ}$ обумовлена тим, що у реального підсилювача за нульових вхідних сигналів на вході є напруга, що відрізняється від нуля. Це еквівалентно тому, що на вхід ідеального ОП подана певна $U_{ЗМ}$ від деякого джерела. Для отримання на вході нульової напруги до входу реального підсилювача має бути підведено - $U_{ЗМ}$, що компенсує це джерело. Звичайно $U_{ЗМ} \approx 1\text{ мВ}$ - десятків мВ. Іноді напругу зміщення називають *напругою зсуву нуля*.

Вхідні струми $I_{ВХ1}$ і $I_{ВХ2}$ (вхідні струми зміщення) обумовлені необхідністю забезпечення нормального режиму роботи транзисторів вхідного каскаду. Типові їх значення - одиниці мікроампер - сотні наноампер.

Різниця вхідних струмів $\Delta I_{ВХ}$ (струм зсуву)




Рисунок 6.20

$$\Delta I_{ВХ} = |I_{ВХ1} - I_{ВХ2}|$$

Типові значення - від одиниць мікроампер до десятих долей наноампера.

Вхідний опір $R_{ВХ}$ у залежності від характеру сигналу, що подається, відрізняють диференційний та синфазний. Перший - це повний вхідний опір з боку будь-якого входу, тоді як другий з'єднаний зі спільним виводом. Величина його

досягає декількох кОм – до декількох МОм. Другий характеризує зміну середнього вхідного опору при прикладенні до входів синфазної напруги. Величина його на декілька порядків вище.

Вихідний опір $R_{\text{вих}}$ - звичайний опір підсилювача, що розглядається як еквівалентний генератор. Типове значення - сотні Ом.

Коефіцієнт придушення синфазного сигналу $K_{\text{ПСС}}$ визначає ступень придушення (послаблення) синфазної складової вхідного сигналу. Типове значення - 50... 70 дБ.

Максимальна швидкість зміни вихідної напруги V характеризує частотні властивості підсилювача під час його роботи в імпульсних схемах. Типове значення - одиниці В/мкс.

Частота одиничного підсилення F_{max} - частота, на якій модуль коефіцієнта підсилення ОП дорівнює одиниці. Типове значення - декілька МГц.

Ідеальний ОП має: нескінченно високий коефіцієнт підсилення напруги, нескінченно високий вхідний і нульовий вихідний опори, нульовий дрейф нуля.

На частотні властивості ОП впливають напівпровідникові прилади у складі ІС, а також паразитні ємкості ІС. Інтегральна схема ОП може мати у своєму складі кола корекції; крім того, передбачається наявність додаткових виводів для підключення зовнішніх кіл корекції.

Класифікують операційні підсилювачі за призначенням:

-ОП загального застосування використовуються для побудови вузлів апаратури, до параметрів якої не ставлять жорстких вимог, де допустимі похибки на рівні 1% ;

-*прецизійні ОП* мають малу $U_{\text{ЗМ}}$ та її температурний дрейф, великі K_u та $K_{\text{ПСС}}$, низький рівень шумів;

-*швидкодіючі ОП* характеризуються високою швидкістю зміни $U_{\text{вих}}$, високою частотою F_{max} ;

-*мікропотужні ОП* споживають малі струми від джерела живлення, призначені для використання в апаратурі з автономним живленням.

7 ПЕРЕТВОРЮВАЧІ АНАЛОГОВИХ СИГНАЛІВ НА ОПЕРАЦІЙНИХ ПІДСИЛОВАЧАХ

7.1 Неінвертуючий підсилювач

Якщо як канал зворотного зв'язку використати найпростіший подільник напруги на двох резисторах, матимемо базову схему неінвертуючого підсилювача (рисунок 7.1). Вхідна напруга тут подається безпосередньо на неінвертуючий вхід ОП. Якщо ОП знаходиться в лінійній ділянці своїх характеристик (області підсилення), то вхідна диференційна напруга приблизно дорівнює нулю і до інвертуючого входу ОП також прикладено $U_{ВХ}$. Коефіцієнт передавання кола зворотного зв'язку, а згідно (4.3) коефіцієнт підсилення усєї схеми




Рисунок 7.1

$$K = 1 + \frac{R1}{R2} \quad (7.1)$$

Струм навантаження, який проходить через R_H , визначається тільки величинами $U_{ВИХ}$ і R_H , але віддає його до навантаження вихідне коло ОП. Отже,

$$I_{ВИХ\text{ ОП}} = I_H + I_{33}$$

Максимально припустиме значення $I_{ВИХ\text{ ОП}}$ визначається типом ОП і, як правило, знаходиться у межах (5-10) мА.




Рисунок 7.2

Важливим окремим випадком неінвертуючого підсилювача є випадок, коли $\beta = 1$, тобто $R1 = 0$ і $R2 = \infty$. Схема такого пристрою із стовідсотковим зворотним зв'язком наведена на рисунку 7.2. Коефіцієнт підсилення такої схеми дорівнює одиниці, тобто маємо повторювач напруги. Таку схему називають ще буферним підсилювачем, перетворювачем імпедансу, ізолюючим підсилювачем, слідкуючою схемою.

Вона, як і схема емітерного повторювача, використовується для узгодження опорів. Перевагою такої схеми у порівнянні з емітерним повторювачем є те, що різниця між вхідною та вихідною напругою складає лише декілька мВ.

7.2 Інвертуючий підсилювач

Ще одну базову схему вмикання зворотного зв'язку можна здобути, якщо неінвертуючий вхід заземлити, а вхідний сигнал подати на інвертуючий вхід через резистор R1 (рисунок 7.3).




Рисунок 7.3

Припустимо, що вхідна напруга змінилася стрибком від нуля до деякого позитивного значення $U_{ВХ}$. Під дією диференційної вхід- вхідної напруги і внаслідок значної величини K_D операційного підсилювача його вихідна напруга швидко прямує до деякої від'ємної величини. Одночасно зменшується напруга на інвертуючому вході ОП.

Оскільки ми припускаємо, що ОП має дуже великий $R_{ВХ}$, струми, що проходять у вхідні кола ОП, дуже малі і ними можна знехтувати. Тому для точки віртуального нуля (інвертуючого входу) за першим законом Кірхгофа

$$i_{R1} + i_{R2} = 0$$

Та оскільки інвертуючий вхід знаходиться фактично під потенціалом землі, струм, який проходить через резистор R1 (що за законом Ома мав би дорівнювати різниці напруг на своїх контактах, поділений на номінальну резистора), дорівнює $U_{ВХ}/R1$. Аналогічно, струм через R2 дорівнює $U_{Вих}/R2$. Тобто вищенаведена рівність приймає вигляд

$$\frac{U_{ВХ}}{R1} + \frac{U_{Вих}}{R2} = 0$$

звідки виходить

$$U_{Вих} = -\frac{R2}{R1} U_{ВХ} \quad (7.2)$$

Насправді параметри реального ОП, строго кажучи, не повністю відповідають параметрам ідеального ОП. Зокрема, вхідний опір реального ОП

не дорівнює нескінченності. А наявність вхідних струмів порушує умови, для яких раніш були одержані вирази для коефіцієнтів передавання інвертуючого та неінвертуючого підсилювачів. До того ж, за рівності нулю зовнішньої вхідної напруги реально не виконувється умова рівності нулю вихідної напруги. Тому, незважаючи на свої малі абсолютні значення, усі перелічені фактори діють у вхідному колі підсилювача і можуть призвести до недопустимих похибок перетворення вхідного сигналу. Взагалі похибки, що вносяться дією U_{3M} , I_{BX} і ΔI_{BX} , пропорційні реальному коефіцієнту передачі $K_{и\text{ в33}}$. Для компенсації складової похибки, обумовленої протіканням вхідного струму в обох вхідних колах підсилювача, у коло неінвертуючого входу (між ним та землею) вмикають резистор

$$R_{\text{кор}} = \frac{R1 \cdot R2}{R1 + R2}$$

У цьому випадку складова похибки від ΔI_{BX} не залежить від співвідношення струмів на входах ОП і максимальне значення похибки вихідної напруги до-

рівнюватиме

$$\Delta U_{\text{вих max}} = K_{и\text{ в33}} (U_{3M} + \Delta I_{BX} R_{\text{кор}})$$

Суто теоретично вибором відповідного значення можна компенсувати всі складові похибки вихідної напруги ОП. Проте через невизначеність величин і знаків ΔI_{BX} і ΔU_{3M} це не має практичного значення. Тому компенсація $\Delta U_{\text{вих max}}$ вимагає введення до схеми підсилювача додаткових регулювальних елементів, як, наприклад, у схемі на рисунку




Рисунок 7.4

7.4. Резистор $R_{\text{кор}}$ складається з двох послідовно включених R3 і R4. На резистор R4 від потенціометра R6, що підключено до виводів джерела живлення ОП, через обмежувальний резистор R5 задається додаткове

зміщення, абсолютна величина і знак якого вибираються за умовою отримання $\Delta U_{\text{вих max}} = 0$.

Аналогічно можна компенсувати помилку і у неінвертуючому підсилювачеві.

7.3 Суматор

Цей пристрій призначений для формування напруги, яка дорівнює підсиленій алгебраїчній сумі декількох вхідних сигналів, тобто виконує математичну операцію підсумовування аналогових сигналів. Як приклад, на рисунку 7.5 наведено схему інвертуючого суматора. Дійсно, для точки віртуального нуля

$$\frac{U_1}{R_1} + \frac{U_2}{R_2} + \dots + \frac{U_n}{R_n} + \frac{U_{\text{вих}}}{R} = 0$$

звідки

$$U_{\text{вих}} = - \left(\frac{U_1}{R_1} + \frac{U_2}{R_2} + \dots + \frac{U_n}{R_n} \right) R, \quad (7.3)$$




Рисунок 7.5

тобто сигнал на виході дорівнює інверсії від алгебраїчної суми вхідних сигналів, узятих зі своїми масштабними коефіцієнтами.

У суматорі усі вхідні струми проходять через резистор зворотного зв'язку R. Отже, $I_{\text{ВХ1}}$ не впливає на величину $I_{\text{ВХ2}}$ чи $I_{\text{ВХ3}}$ і т. ін.

Взагалі вхідні струми не впливають одне на одного, тому

що для кожного з них потенціал сумуючого вузла дорівнює потенціалу землі. Отже, вхідні струми і вхідні напруги не взаємодіють одне з одним. Ця властивість інвертуючого суматора корисна для змішування сигналів низької частоти, наприклад, для створення мікшера. Якщо до того ж додати регулятори (замість постійних R_1, R_2, \dots, R_n), то відносні рівні вхідних сигналів можна регулювати до їх підсумовування.

Можна створити усереднюючий підсилювач, який дає на виході напругу, пропорційну середньому значенню усіх вхідних напруг. Для цього достатньо, щоб усі вхідні резистори були однаковими і дорівнювали деякому R^* , а опір резистора зворотного зв'язку $R = R^* / n$.

7.4 Підсилювач з диференціальним входом




Рисунок 7.6

Основну схему підсилювача з диференціальним входом наведено на рисунку 7.6. По суті, ця схема є комбінацією розглянутих раніше схем інвертуючого і неінвертуючого підсилювачів.

Оскільки маємо справу з лінійним пристроєм, то, використовуючи принцип суперпозиції для вихідної напруги, можна записати:

$$U_{\text{вих}}(U_{\text{вх}}^-) = -U_1 \frac{R_2}{R_1},$$

$$U_{\text{вих}}(U_{\text{вх}}^+) = U_2 \frac{R_4}{R_2 + R_4} \cdot \frac{R_1 + R_3}{R_1}$$

Підсумовуючи ці вирази, знайдемо

$$U_{\text{вих}} = U_2 \frac{R_4}{R_1} \cdot \frac{R_1 + R_3}{R_2 + R_4} - U_1 \frac{R_2}{R_1} \quad (7.4)$$

На практиці частіше виконуються умови

$$R_1 = R_2 \quad \text{і} \quad R_3 = R_4$$

Тоді (7.4) прийматиме більш простий вигляд

$$U_{\text{вих}} = \frac{R_3}{R_1} (U_2 - U_1), \quad (7.5)$$

тобто вихідна напруга підсилювача пропорційна різниці входних напруг, а коефіцієнт підсилення його визначається відношенням опорів резисторів у схемі.




Рисунок 7.7

Потенціометр підстроюють, доки $U_{\text{вих}}$ не стане зневажливо малим. За цієї умови коефіцієнт підсилення синфазного сигналу $U_{\text{вих}}/U_{\text{сф}}$




Рисунок 7.8

використано під час побудови так званих мостових підсилювачів, що працюють з резистивними датчиками. На рисунку 7.8 такий мостовий підсилювач містить один ОП, два однакових резистори R_1 , потенціометр R_0

Для синфазного входного сигналу, коли $U_{\text{сф}} = U_1 = U_2$, підсилювач можна зрисувати, як на рисунку 7.7. При такому з'єднанні $U_{\text{вих}}$ дорівнюватиме нулю, якщо рівні між собою відношення резисторів, що ввімкнені до інвертуючого і неінвертуючого входів ОП. На практиці цю рівність можна мати, увімкнувши послідовно з одним з резисторів потенціометр (наприклад, як наведено на рисунку 7.7).

наближується до нуля. Отже, підсилення диференційного сигналу велике $K_D = R_3/R_1$, підсилення синфазного сигналу мале $K_{\text{сф}} \approx 0$. Саме ця властивість такого різницевого підсилювача дозволяє підсилювати слабкі диференційні сигнали на фоні сильної синфазної завади.

Властивість різницевого підсилювача зменшувати входні синфазні сигнали за умови симетрування резисторів у схемі може бути

і резистивний давач. Джерело напруги імітує дію синфазного вхідного сигналу. Резистивним давачем може бути будь-який прилад, який перетворює зміну параметрів оточуючого середовища (наприклад, температури) у зміну опору. Хай при деякій початковій температурі T_0 опір давача дорівнює R_0 . За допомогою потенціометра R_0 схема симетризується, доки на вході ОП не встановиться нульова напруга. Цим самим у схемі здійснюється повна компенсація вхідної синфазної напруги U . Під час зміни температури оточуючого середовища на ΔT опір давача зміниться на ΔR . Виникає розбалансування схеми, тобто вона починає не повністю придушувати синфазний сигнал U , і на виході ОП з'являється деяка напруга. Якщо $\Delta R \ll R_0$ і $\Delta R \ll R_1$, маємо

$$U_{\text{вих}} \approx U \frac{\Delta R}{R_1 + R_0},$$

тобто вихідна напруга схеми виявляється пропорційною зміні величини опору давача ΔR (у нашому випадку в кінцевому підсумку пропорційною зміні температури оточуючого середовища ΔT).

За допомогою різницевого підсилювача можна взагалі вимірювати різницю потенціалів. Але різницевий підсилювач має низький опір (що може мати значення у разі високоомних джерел сигналів) і до того ж важко змінювати його коефіцієнт підсилення, оскільки відношення опорів подільника і кола зворотного зв'язку має бути точно узгоджено. Згаданих недоліків позбавлений вимірювальний підсилювач, наведений на рисунку 7.9. Вхідні операційні підсилювачі DA1 і DA2 утворюють вхідний каскад із симетричним входом і симетричним виходом і забезпечують високий вхідний опір пристрою. Операційний підсилювач DA3 із своїми навісними резисторами, що мають однакові опори R_1 , утворюють різницевий підсилювач з коефіцієнтом підсилення, що дорівнює одиниці. Резистор R^*1 виконаний у вигляді потенціометра, щоб здійснити віднімання (повну компенсацію) будь-якої синфазної напруги, що з'являється на входах DA1 і DA2. Коефіцієнт підсилення диференційного сигналу задається резистором αR , що виконано також у вигляді потенціометра.

Струм, що проходить через αR ,

$$I = \frac{U_1 - U_2}{\alpha R}$$

Падіння напруги на усіх трьох резисторах складає величину диференційної вихідної напруги вхідного каскаду на DA1 і DA2

$$U_{\text{вих}} = (U_1 - U_2) \left(1 + \frac{2}{\alpha} \right).$$




Рисунок 7.9

Маючи на увазі, що у нашому випадку K_D підсилювача на DA3 дорівнює 1, дістанемо, що вхідна напруга всього пристрою також визначається останньою формулою, тобто коефіцієнт підсилення пристрою для диференційного сигналу $K = 1 + \frac{2}{\alpha}$. У разі синфазних вхідних сигналів

$U_{\text{сф}} = U_1 = U_2$ потенціали на виходах DA1 і DA2 однакові і струм через обидва R і αR не проходить, а DA3 під час підстроювання потенціометра R^* забезпечує істотне придушення цього синфазного сигналу.

7.5 Інтегратор

Інтегратором називають електронний пристрій, вихідний сигнал якого пропорційний часовому інтегралу від його вхідного сигналу.

Найпростіша схема інтегратора на ОП наведена на рисунку 7.10. По суті, це інвертуючий підсилювач, у якому резистор зворотного зв'язку замінено частотно-залежним елементом - конденсатором.




Рисунок 7.10

Як і раніше, складемо рівняння для точки віртуального нуля. Воно має вигляд :

$$\frac{U_{ВХ}}{R} + C \frac{dU_{ВІХ}}{dt} = 0, \quad \text{звідки}$$

$$U_{ВІХ} = -\frac{1}{RC} \int_0^t U_{ВХ}(t) dt + U_{ВІХ0}. \quad (7.6)$$

Останній доданок визначає початкову умову інтегрування.

Якщо вхідна напруга постійна, вихідний сигнал змінюється за законом:

$$U_{ВІХ}(t) = -\frac{U_{ВХ}}{RC} t + U_{ВІХ0},$$

тобто зростає лінійно з бігом часу. У цьому випадку інтегратор можна використати для формування напруги, яка змінюється лінійно (пилкоподібно).

Якщо вхідний сигнал змінний і змінюється за законом косинуса, тобто $U_{ВХ}(t) = A \cos \omega t$, то

$$U_{ВІХ}(t) = -\frac{A}{\omega RC} \sin \omega t + U_{ВІХ0}.$$

Вихідний сигнал таким чином змінюється за синусоїдальним законом, до того ж амплітуда вихідного сигналу є обернено-пропорційною круговій частоті ω . Коефіцієнт передавання схеми

$$\underline{K} = -\frac{1}{j\omega RC},$$

а його модуль

$$|\underline{K}| = \frac{1}{\omega RC};$$

тобто ЛАЧХ інтегратора має вигляд прямої з нахилом 20 дБ на декаду у всьому діапазоні частот.

Весь вхідний струм схеми (рисунок 7.10) проходить через конденсатор і заряджає його до деякої напруги. Оскільки одну з обкладинок конденсатора

підключено до точки, що має потенціал землі, $U_{\text{ВХ}}$ точно дорівнює напрузі, до якої конденсатор заряджається вхідним струмом.

Під час використання реального ОП слід враховувати вхідні струми і напругу зміщення, які можуть змінювати заряд на конденсаторі у відсутності вхідного сигналу. При $U_{\text{ВХ}} = 0$ через конденсатор проходить струм

$$I_c = \frac{U_{\text{ЗМ}}}{R} + I_{\text{ВХ}}^-$$

і напруга на конденсаторі змінюється за законом

$$\frac{dU_c(t)}{dt} = \frac{1}{C} \left(\frac{U_{\text{ЗМ}}}{R} + I_{\text{ВХ}}^- \right)$$




Рисунок 7.11

Вплив вхідного струму на роботу інтегратора можна скомпенсувати за допомогою резистора R2, включеного як на рисунку 7.11. Величина R2 має бути того ж порядку, що і R1. Взагалі напруга помилки містить складову від напруги зміщення і від струму зміщення. Інтегрування постійної напруги зміщення дає на виході лінійно зростаючу напругу. Крім того, на виході з'являється напруга зміщення нульового рівня.

Для інтегрування без зміни знаку слід скористатися неінвертуючим підсилювачем (рисунку 7.12). Для інвертуючого входу

$$\frac{U_{\text{ВІХ}} - U^+}{R2} + \frac{U_{\text{ВХ}} - U^+}{R2} - C \frac{dU^+}{dt} = 0$$

Якщо $U^+ = U^- = U_{\text{ВІХ}}/2$, то

$$U_{\text{ВІХ}} = \frac{2}{RC} \int_0^t U_{\text{ВХ}}(t) dt + U_{c0}$$




Рисунок 7.12

Джерело вхідного сигналу має володіти низьким власним опором, щоб не руйнувати режим роботи.

7.6 Схема диференціювання

Якщо у схемі на рисунку 7.10 поміняти місцями резистор і конденсатор, то вийде схема диференціювання вхідного сигналу (рисунку 7.13).

$$U_{\text{вих}}(t) = -RC \frac{dU_{\text{ВХ}}(t)}{dt}$$

Як і в інтеграторі, коефіцієнт передавання каналу зворотного зв'язку є комплексною величиною




Рисунок 7.13

$$\beta = \frac{Z_3}{R + Z_3} = \frac{1}{j\omega RC + 1}$$

тобто на високих частотах канал зворотного зв'язку вносить фазовий зсув порядку 90° . Цей фазовий зсув підсумовується з фазовим зсувом самого ОП, який на високих частотах теж має величину порядку 90° . Запас по фазі у цьому випадку стає рівним нулю і пристрій втрачає стійкість. У практичних схемах цей недолік усувають

шляхом введення додаткового резистора, який вмикають послідовно між входом і конденсатором.

7.7 Схеми логарифмування і антилогарифмування

Існує можливість використання у колі зворотного зв'язку нелінійних елементів, хоча сам ОП продовжуватиме працювати у лінійній ділянці підсилення.




Рисунок 7.14

На рисунку 7.14 замість резистора зворотного зв'язку в схему інвертуючого підсилювача введено діод. Опір діода змінюється в залежності від величини струму, який проходить через нього - за малих струмів цей опір великий, за великих - істотно менший. У результаті пристрій на рисунку 7.14 за малих вхідних струмів має великий коефіцієнт підсилення (див. формулу (7.2)), а за великих струмів - малий. На робочій ділянці за

прямого зміщення характеристика діода має вигляд

$$I_D = I_0 e^{\frac{U}{m\phi_T}}$$

тому з рівняння

$$i_R + i_D = 0$$

виходить, що

$$U_{\text{вих}} = -m\phi_T \ln \frac{U_{\text{вх}}}{I_0 R}, \quad (7.8)$$

тобто вихідна напруга є логарифмічною функцією вхідної напруги. Слід зауважити, що розглянутий пристрій є однополярною схемою - вимагається, щоб $U_{\text{вх}}$ завжди була позитивною для прямого зміщення діода.

Діапазон можливих вхідних напруг обмежується двома специфічними властивостями напівпровідникових діодів. По-перше, вони мають омичний опір базової області. Це веде до додаткового падіння напруги у базовій області і відповідному спотворенню логарифмічної характеристики (7.8) за великих струмів через діод. По-друге, коефіцієнт m також залежить від величини струму. В результаті задовільну точність логарифмування в схемі (рисунок 7.14) можна дістати через зміну вхідної напруги у межах двох декад. Істотно більш широкий діапазон вхідних напруг можна дістати в схемі, наведеній на рисунку

7.15. Дійсно, для колекторного струму транзистора при $U_{КБ} = 0$ справедливе співвідношення

$$I_K = \alpha I_e = \alpha I_{e0} \left(e^{\frac{U_{\text{бе}}}{m\varphi_T}} \right),$$

де I_{e0} - зворотний струм емітерного переходу. Тут залежності коефіцієнтів α та m від струму взаємно компенсуються і для $U_{\text{бе}} > 0$ можна записати

$$I_K \approx I_{e0} e^{\frac{U_{\text{бе}}}{m\varphi_T}} \quad (7.9)$$




Рисунок 7.15

З урахуванням останнього співвідношення вихідна напруга схеми

$$U_{\text{вих}} = -\varphi_T \ln \frac{U_{\text{ВХ}}}{R I_{e0}} \quad (7.10)$$

Під час відповідного вибору транзистора його колекторний струм може мінятися

від 10^{-9} до 10^{-3} А, тобто діапазон зміни входних напруг складає, як мінімум, шість декад. Проте, щоб повністю використати цей діапазон, слід вибирати ОП з малими входними струмами.

Зворотне перетворення (антилогарифмування) можна дістати, якщо поміняти місцями резистор і транзистор, як це зроблено на рисунку 7.16.




Рисунок 7.16

Якщо подати від'ємну входну напругу, через транзистор піде струм, величину якого можна визначити з (7.9), де замість $U_{\text{бе}}$ використовуватиметься входна напруга. Тому на виході схеми з'явиться

$$U_{\text{вих}} = R_K R = I_{e0} R e^{\frac{U_{\text{ВХ}}}{\varphi_T}} \quad (7.11)$$

Вхідні напруги для даної схеми відносно малі, вони обмежуються величиною $U_{\text{бе}}$ транзистора, тобто (0,6-0,7) В. Для перетворення позитивних входних напруг слід використати транзистор типу р-п-р.

Взагалі ми подаємо результат у формі:

$$y = e^{ax}$$

Оскільки

$$b^{ax} = (e^{\ln b})^{ax} = e^{ax \cdot \ln b},$$

можна дістати аналогічну функцію з будь-якою основою

$$y = b^{ax}$$

Для цього вхідний сигнал x слід спочатку підсилити, задавши коефіцієнт підсилення $\ln b$, а потім подати його на експоненційний перетворювач (рисунок 7.16).

7.8 Схеми множення та ділення

Найбільш очевидним при побудові і простим під час розрахунків є перемножувач на логарифмічному принципі перетворення (рисунок 7.17). Алгоритм його синтезу зводиться до виконання послідовності операцій: $\ln U_1$, $\ln U_2$, $\ln U_1 + \ln U_2 = \ln(U_1 U_2)$, $\text{anti} \ln[\ln(U_1 U_2)]$. Позитивна якість такого перемножувача - широкий динамічний діапазон сигналів. Недолік схеми - за-




Рисунок 7.17

гальний для більшості схем на логарифмічних підсилювачах - залежність смуги робочих частот від величини вхідних сигналів. Наведена на рисунку 7.17 схема взагалі придатна тільки при однаковій полярності вхідних сигналів.

Для побудови перемножувачів використовується ще так званий метод змінної крутизни. Ідея методу: один вхідний сигнал керує підсиленням активного приладу, який підсилює другий вхідний сигнал пропорційно керуючому вхідному сигналу.

З рівняння ВАХ р-п-переходу для малих приростів струму емітера ΔI_e та напруги база - емітер $\Delta U_{\text{бє}}$

$$\Delta I_e = \frac{I_e}{\varphi_T} \Delta U_{\text{бє}} ,$$

де φ_T - температурний потенціал, $q = kT/q$; k - стала Больцмана; T - абсолютна температура, q - заряд електрона.

Звичайний двоквадрантний перемножувач зі змінною крутизною можна виконати на базі диференційного каскаду (рисунок 7.18) на транзисторах VT1 і VT2, для якого

$$U_{\text{вих}} = R_K S U_1 ,$$

$$\text{де } S = \frac{dI_e}{dU_{\text{бє}}} = \frac{I_e}{\varphi_T} \cdot \text{крутість каскаду.}$$

У свою чергу, крутість може змінюватися за допомогою другої вхідної

напруги U_2 , що подається, як наведено на рисунку 7.18. Якщо $I_e R_e \gg U_{\text{бє}}$, то $U_2 \approx I_e R_e$ і тоді

$$U_{\text{вих}} = \frac{R_K}{\varphi_T R_e} U_1 U_2 \quad (7.12)$$




Рисунок 7.18

Ця схема має свої обмеження: 1) вхідний сигнал має зсув внаслідок падіння напруги на емітерних переходах; 2) масштабний коефіцієнт під час добутку вхідних сигналів в (7.12) залежить від температури; 3) нелінійність пристрою внаслідок експоненційної залежності між колекторним струмом і напругою емітерного переходу.

З деякими варіаціями цей принцип реалізований у спеціальних мікросхемах перемножувачів.

Схему ділення двох аналогових сигналів можна легко отримати зі схеми перемножувача (рисунок 7.17), якщо замінити в ній вузол підсумовування на вузол віднімання.

Подільник аналогових сигналів можна одержати із звичайного інвертуючого підсилювача (рисунок 7.3), до якого послідовно з резистором зворотного зв'язку введено перемножувач. Вхід перемножувача при цьому підключають до виходу ОП, а вихід перемножувача до R_2 . Ділима напруга подається через R_1 на інвертуючий вхід ОП, а напруга-дільник на окремий вхід перемножувача.

У дільнику на базі методу змінної крутизни використовують комбінацію основного принципу (рисунок 7.18) з додатковими логарифмічними підсилювачами.

7.9 Компаратори

Компаратор - це пристрій порівняння двох аналогових сигналів. В залежності від того, який з двох вхідних сигналів у дану мить часу має більшу амплітуду, вихідний сигнал має високе U_B або низьке U_H значення. Напруги U_B та U_H можуть відрізнитися як за величиною, так і знаком. На практиці вихідні напруги мають або протилежні полярності при практично рівних абсолютних значеннях або однакову полярність. Перша ситуація характерна для використання для схеми порівняння операційного підсилювача, друга - для використання спеціалізованих інтегрованих схем (тоді вихідні напруги компаратора узгоджені за величиною і полярністю з сигналами, що використовуються у цифровій техніці). Можна говорити, що вхідний сигнал компаратора має аналоговий характер, а вихідний - цифровий. Внаслідок цього компаратори часто відіграють роль елементів зв'язку між аналоговими і цифровими пристроями.

Будь-який ОП можна використати як компаратор. Але компаратор працює без зворотного зв'язку, тобто у ключовому режимі, у той час як ОП майже завжди працює із зворотним зв'язком і виконує функції лінійного підсилювача. Компаратор експлуатує ділянку насичення ОП (рисунки 6.17 і 6.18). Рисунок 7.19 а,б ілюструє принцип роботи компаратора на ОП за умови подавання на інвертуючий вхід синусоїдальної напруги та заземлення неінвертуючого входу.




Рисунок 7.19




Рисунок 7.20

Очевидно, що доки вхідна напруга $U_{ВХ} = U_m \sin \omega t$ відповідає умові $|U_{ВХ}| < |U_{нас}|/K_U$, схема буде простим лінійним інвертуючим підсилювачем. На інтервалах, де вхідна напруга перевищуватиме $|U_{нас}|/K_U$, вихідний сигнал лишатиметься постійним і рівним $|U_{нас}|$. Чим більше за абсолютним значенням $U_{ВХ}$, тим меншу частину періоду зберігатиметься пропорційність між $U_{ВХ}$ і $U_{Вих}$, тобто на виході формується напруга, що за формою наближається до прямокутної.

Для порівняння різнополярних вхідних напруг використовують схему (рисунок 7.20 а), коли обидва сигнали надходять

на інвертуючий вхід. У проміжку часу $0 - t_1$ (рисунок 7.20 б) виконується нерівність $|U_1| < |U_2|$, тому $U_{\text{вих}} = U^-_{\text{нас}}$. У мить t_1 вхідний сигнал досягає порогового значення

$$U_1 = U_{\text{вх.пор}} = U_2 \frac{R_1}{R_2}$$

і далі (при $t > t_1$) перевищує його, що відповідає наявності від'ємного потенціалу на інвертуючому вході, що супроводжується перемиканням компаратора в інший стан, коли $U_{\text{вих}} = U^+_{\text{нас}}$.

Можна подавати вхідні сигнали й на обидва входи ОП (рисунок 7.21).

Вибрати більший з двох сигналів можна за допомогою схеми (рисунок 7.22), в якій на базі DA1 побудовано двополярне




Рисунок 7.21

джерело струму з

$$U_{\text{вих}} = (e - U_1) \frac{R_1 + R_3}{R_1} + U_1 = e + \left(I_{\text{вих}} + \frac{e - U_2}{R_2} \right) R_4$$

З цього

$$I_{\text{вих}} = \frac{(e - U_1) \frac{R_1 + R_3}{R_1} + U_1 - e}{R_4} - \frac{e - U_2}{R_2}$$

Якщо $R_1 = R_2$ і $R_3 = R_4$, то $I_{\text{вих}} = (U_2 - U_1)/R_1$ і $I_{\text{вих}}$ не залежить від опору резистора, через який він проходить, доки DA1 працює у лінійному режимі. Якщо $U_2 > U_1$, вихідний струм проходить через VD2, а за $U_2 < U_1$ - через VD1. На виході DA2 (виконує роль повторювача) сума струмів перетворюється у напругу. Тому

$$U_{\text{вих}} = \begin{cases} U_1 & \text{при } U_2 < U_1 \\ U_2 & \text{при } U_2 > U_1 \end{cases}$$

Звичайний ОП може бути з успіхом використаний для роботи як компаратор.





Рисунок 7.22

Проте, схеми компараторів, спеціально розроблені для цього, мають ряд переваг. По-перше, схеми інтегрованих компараторів перемикаються швидше, ніж ОП. Це досягається завдяки спеціально передбаченим мірам, що забезпечують швидкий вихід підсилюючих каскадів з режиму насичення. Крім того, на відміну від ОП, вихідний сигнал компаратора звичайно змінюється у межах, що дозволяють безпосередньо керувати логічними ІС. У деяких випадках компаратори мають також додаткові стробуючі входи, змінюючи потенціал яких можна включати компаратор до роботи або виключати. Під час подавання на стробуючий вхід сигналу низького рівня вихід компаратора закрито, що відповідає низькому вихідному сигналові незалежно від значення $U_1 - U_2$. Вихідний сигнал, що відповідає результату порівняння U_1 та U_2 , з'являється на виході компаратора тільки під час високого рівня стробуючого сигналу. Це дає можливість підвищити завадозахищеність компаратора, коли у вхідний сигнал має перехідні процеси коливального типу.

Компаратор не розрахований на роботу з від'ємним зворотним зв'язком. Тому в ньому не забезпечується лінійність ділянки амплітудної характеристики, що знаходиться між двома рівнями обмеження, і не приймається заходів щодо усунення самозбудження під час введення кола від'ємного зворотного зв'язку.

7.10 Перетворювач напруга-струм

Перетворювачі напруга-струм називають ще джерелами струму. Вони призначені для забезпечення у навантаженні струму, величина якого не залежить від опору навантаження або, інакше, від напруги на цьому навантаженні. Вихідний струм перетворювача напруга-струм має залежати тільки від величини вхідної напруги. Вище ми бачили, що в інвертуючому та неінвертуючому підсилювачах (рисунок 7.1, рисунок 7.3) через резистор зворотного зв'язку проходить струм від входу підсилювача, який не залежить від опору резистора зворотного зв'язку. Таким чином, обидва ці підсилювача можна використати як перетворювач напруга-струм, якщо замість резистора зворотного зв'язку до схеми ввести навантаження. При цьому схему на базі неінвертуючого підсилювача слід вважати за кращу, оскільки вона має суттєво більший вхідний опір. На рисунку 7.23 наведена схема найпростішого перетворювача напруга-струм на ОП.



Як ми вже бачили, до R_1 прикладено усю напругу $U_{ВХ}$, і через нього проходить струм, що чисельно дорівнює $U_{ВХ}/R_1$. Цей струм цілком проходить через $R_н$ і, таким чином, є вихідним струмом пристрою, тобто $I_{ВХХ} = I_{R_1} = U_{ВХ}/R_1$ або $K = I_{ВХХ}/U_{ВХ} = 1/R_1$, де K - коефіцієнт перетворення схеми, що має розмірність провідності.

Рисунок 7.23

7.11 Перетворювач струм - напруга

Перетворювач струм-напруга призначений для роботи з високоомними давачами сигналів, наприклад, звукознімачами в електрофонах. Вихідним сигналом таких давачів є струмовий сигнал, який далі у багатьох практичних випадках треба перетворити у сигнал напруги. На рисунку 7.24 наведена схема найпростішого такого перетворювача. Відмінність цієї схеми від схеми інвертуючого підсилювача лише в тому, що вхідним керуючим сигналом тут є струм. Вихідна напруга через падіння напруги на резисторі R_1 визначається просто:




Рисунок 7.24

$U_{\text{вих}} = -I_{\text{вих}}R_1,$
 або $K = U_{\text{вих}}/I_{\text{вих}} = -R_1,$
 де K - коефіцієнт перетворення схеми, який має розмірність опору.

8 ЧАСТОТНОВИБІРНІ ПРИСТРОЇ

8.1 Гіратори

Індуктивність - один з елементів, що відсутні у розпорядженні розробника інтегральних схем. Цей недолік долають шляхом моделювання або імітації властивостей індуктивності за допомогою схем, що містять резистори, ємнісні активні елементи. Такі синтезатори індуктивностей і називають гіраторами, хоча взагалі гіратор - це пристрій, що перетворює повний опір реактивних елементів. Основною властивістю гіратора є його здатність перетворювати ємнісне навантаження на вихідних контактах в ефективну індуктивність з боку входних контактів. Принципова схема одного з гіраторів наведена на рисунку 8.1. Суть роботи гіратора - за допомогою напруги на кон-




Рисунок 8.1

денсаторі змусити напругу і струм на вході пристрою змінюватися подібно до напруги і струму у котушці індуктивності. У схемі рисунку 8.1 використано повторювач на ОП. Повторювач охоплено частотновибірним додатним зворотним зв'язком за допомогою резистора R2 і конденсатора C2. Оскільки із збільшенням частоти сигналу опір конденсатора C2 зменшується, напруга на резисторі R1 (на вході ОП) зростатиме. Разом з нею зростатиме напруга на виході ОП. Збільшена напруга з виходу ОП через

коло R2 - C2 надходить на вхід, що веде до подальшого зростання напруги на вході ОП, до того ж тим інтенсивніше, чим вище частота.

Таким чином, напруга на вході ОП веде себе як напруга на котушці індуктивності, яку можна визначити як $L = R1 \cdot R2 \cdot C2$.

Однією з основних проблем під час створення гіраторів є складність моделювання незаземленої індуктивності.

8.2 Вибірні підсилювачі

Вибірні підсилювачі призначені для підсилення сигналів у заданій вузькій смузі частот. Вибірність підсилювача визначається крутістю схилів АЧХ. Поділяють їх на резонансні, навантаженням яких є резонансний коливальний контур, смугові, навантаженням яких є смуговий фільтр, та вузькосмугові підсилювачі, вибірність яких забезпечується частотнозалежним зворотним зв'язком.




Рисунок 8.2

Одна з принципових схем резонансного підсилювача наведена на рисунку 8.2. Тут замість традиційного R_K до колекторного кола транзистора введено паралельний контур з елементів $L1$ і $C3$.

На частотах, що відрізняються від резонансної f_0 , коливальний контур для підсилювача є комплексним навантаженням, внаслідок чого з'являються

фазові зсуви під час проходження сигналу через пристрій.

Під час проектування резонансних підсилювачів важливим параметром є також добротність, що визначається відношенням резонансної частоти f_0 до смуги пропускання Δf на рівні $1/\sqrt{2} \approx 0,7$: $Q_{\Pi} = f_0/\Delta f$.

У мікроелектроніці у діапазоні частот нижче 10 МГц звичайно використовують вибірні підсилювачі з RC-фільтрами, оскільки для даної смуги частот зовнішні індуктивні елементи виходять надмірно великих розмірів і мають низьку добротність.

Як RC-фільтри можуть використовуватися всілякі RC-кола, в яких коефіцієнт передавання β знижується до значення $\beta \approx 0$ в інтервалі частот від f_H до f_B . Приклад підсилювача з таким фільтром наведено на рисунку 8.3. Тут роль фільтра виконує так званий міст. За однакових плечей кожного мосту ($R1 = R2 = 2R3, C1 = C2 = 0,5C3$)

$$\omega_0 = \frac{1}{R1 \cdot C1} = \frac{1}{R2 \cdot C2} = \frac{1}{R3 \cdot C3}$$

АЧХ усього мосту описується рівнянням




Рисунок 8.3

$$\underline{\beta} = j \frac{b}{b+1} \left(\pm \frac{\Delta\omega}{\omega_0} \right),$$

де $b = R2/R1 = C1/C2$. Тоді коефіцієнт підсилення схеми

$$K_{зз} = \frac{K_0}{\sqrt{1 + \left(K_0 \frac{b}{b+1} \cdot \frac{\Delta\omega}{\omega_0} \right)^2}}$$

На дуже низьких частотах опори конденсаторів стають великими і вся напруга $U_{вих}$ через "верхній" одинарний міст ($R1, C3, R2$) передається

на інвертуючий вхід ОП у вигляді напруги зворотного зв'язку. На дуже високих частотах сигнал зворотного зв'язку передається через "нижній" одинарний міст ($C1, R3, C2$).

На квазірезонансній частоті мосту кожний з одинарних мостів має рівні за модулем і протилежні за фазою коефіцієнти передавання і їх вихідні струми взаємно компенсуються, тобто $U_{зз} = 0$.

Подвійний T-образний міст гостро критичний до настроювання контуру. Так, при $R3 \neq R3_{опт}$ $\beta_0 \neq 0$, змінюється ω_0 і вид АЧХ, а зворотний зв'язок може стати додатним.

8.3 Активні фільтри

Під час розробки активних фільтрів використовують комбінацію резисторів, підсилювачів із зворотним зв'язком, поєднаних так, що здобувається потрібна вибірність за частотою без використання громіздких, дорогих і нетехнологічних котушок індуктивності. Крім того, в активних фільтрах можна виключити загасання корисних сигналів або навіть їх

підсилення, добрі показники з маси, габаритів тощо. Але активні RC-фільтри у порівнянні з їх пасивними LC-аналогами мають і недоліки, обумовлені наявністю підсилювачів. Це обмежений динамічний діапазон, додаткові нелінійні спотворення, споживання енергії від джерел живлення, необхідність підстроювання елементів R і C. Чим нижче робочі частоти, тим яскравіше виявляють себе переваги активних фільтрів, зокрема, у зв'язку з можливістю автоматизації виробництва за інтегрованою технологією.

Створення активного фільтра починається з пошуку передатної функції, що відповідає необхідній АЧХ фільтра. Ця функція в операторній або комплексній формі записується як відношення поліномів, наприклад: $K(p) = A(p)/B(p)$. Вона однозначно визначається нулями та полюсами. Кількістю полюсів визначається так званий порядок фільтра. На кожний полюс функції (порядок фільтра) в реальних схемах активних фільтрів звичайно припадає один конденсатор.

Для фільтра низьких частот (рисунок 8.4) першого порядку вихідна напруга утворюється на колі R2 – C1 частотнонезалежним вхідним струмом схеми, тому частота полюса $\omega_1 = 1/(R2 \cdot C1)$




Рисунок 8.4




Рисунок 8.5

$$\underline{K}(j\omega) = -\frac{R2}{R1} \cdot \frac{1}{1 + j\omega C1 \cdot R2}$$

Аналогічно для фільтра високих частот першого порядку (рисунок 8.5) частота полюса $\omega_2 = 1/(R1 \cdot C1)$;

$$\underline{K}(j\omega) = -\frac{R_2}{R_1} \cdot \frac{j\omega C_1 \cdot R_1}{1 + j\omega C_1 \cdot R_1}$$

Найпростіші активні фільтри мають малу крутість спаду АЧХ, що свідчить про погані вибірні властивості. Для покращення вибірності треба підвищувати порядок передатних функцій за рахунок введення додаткових RC-кіл або послідовного вмикання ідентичних активних фільтрів.




Рисунок 8.6




Рисунок 8.7

Особливістю ФНЧ другого порядку на рисунку 8.6 є підключення одного з контактів конденсатора C1 не до землі, а до виходу підсилювача, завдяки чому утворюється додатний зворотний зв'язок, який збільшує коефіцієнт підсилення, а, отже, крутість вигину АЧХ. Власна частота такої схеми $\omega_0 = 1/\sqrt{R_1 \cdot R_2 \cdot C_1 \cdot C_2}$.

На рисунку 8.7 наведено схему смугового фільтра, реалізованого за допомогою подвійного Т-образного мосту. На частоті резонансу цього мосту глибина від'ємного зворотного зв'язку мінімальна, коефіцієнт підсилення - максимальний.

8.4 Генератори синусоїдального сигналу

Генератор електричних коливань - це пристрій, в якому відбуваються перетворення енергії джерела постійного струму в енергію змінного потрібної форми. У залежності від форми вихідної напруги відрізняють генератори гармонічних (синусоїдальних) коливань і генератори негармонічних коливань (імпульсні або релаксаційні генератори). Автогенератори (генератори з самозбудженням) не потребують зовнішньої дії, генератори з зовнішнім збудженням потребують періодичного підведення енергії.

Відповідно до визначення автогенератор мусить мати (рисунок 8.8):




Рисунок 8.8 -

джерело постійного струму, елемент, у якому відбуваються коливання, - коливальну систему.

Для підтримання незатухаючих коливань у контурі потрібний елемент, що керує надходженням енергії до коливальної системи, - регулятор. Для узгодження роботи регулятора за про-

цесами у коливальній системі вводиться коло зворотного зв'язку.

Під час запуску у коливальній системі автогенератора виникають вільні коливання, викликані вмиканням джерел живлення, замиканням кід, електричними флуктуаціями і т. ін. Завдяки зворотному зв'язку ці коливання підсилюються, причому, доки амплітуди малі, підсилення практично лінійне. Із зростанням амплітуд дає себе знати нелінійність пристрою і підсилення зменшується. Зростання амплітуд припиняється, коли підсилення зменшується до рівня, при якому тільки компенсується загасання коливань у навантаженні, при цьому енергія, що віддається підсилювачем за один період, дорівнює енергії, що витрачається за той же час у навантаженні.

Нехай є два чотириполосники (рисунок 8.9): один з комплексним коефіцієнтом підсилення \underline{K}_U , що діє у напрямку, зазначеному стрілкою,

тобто

$$\underline{K}_U = \frac{U_2}{U_1} = K_U(\omega) e^{j\varphi_k(\omega)},$$




Рисунок 8.9

де $K_U(\omega) = U_2(\omega)/U_1(\omega)$ - модуль коефіцієнта підсилення на частоті ω ;
 $\varphi_K(\omega) = \psi_2(\omega) - \psi_1(\omega)$ - зсув фаз між вихідною та вхідною напругами підсилювача K_U на частоті ω ; другий чотириполюсник з коефіцієнтом передавання B_U , тобто

$$\underline{B}_U = \frac{\dot{U}_2^*}{\dot{U}_1^*} = B_U(\omega) e^{j\varphi_B(\omega)} ,$$

де $B_U(\omega) = U_2^*(\omega)/U_1^*(\omega)$ - модуль коефіцієнта передавання на частоті ω ; $\varphi_B(\omega) = \psi_1(\omega) - \psi_2(\omega)$ - зсув фаз між вихідною та вхідною напругами чотириполюсника B_U на частоті ω .

З'єднавши обидва чотириполюсники, як вказано на рисунку 8.9, дістанемо підсилюючий пристрій з вбудованим каналом зворотного зв'язку, що забезпечує підсумовування вихідного сигналу чотириполюсника з коефіцієнтом підсилення B_U з вхідним сигналом чотириполюсника K_U , тобто реалізацію додатного зворотного зв'язку.

Згідно (4.4) маємо

$$\underline{K}_{\text{удзз}} = \frac{\underline{K}_U}{1 - \underline{B}_U \underline{K}_U} \quad (8.1)$$

Припустимо, що в деяку мить часу t_0 на вході схеми рисунку 8.9

з'явилась як завгодно мала напруга $\Delta \dot{U}_1$. Подамо цю напругу у вигляді суми гармонік

$$\Delta U_1 = \sum_{i=0}^{\infty} U_{mi} \sin(\omega_i t + \varphi_i) .$$

Тоді для вихідної напруги даної схеми з урахуванням (8.1) можна записати

$$\Delta U_2 = \Delta U_1 \frac{K_U(\omega) e^{j\varphi_k(\omega)}}{1 - K_U(\omega) B_U(\omega) e^{j[\varphi_k(\omega) + \varphi_B(\omega)]}}$$

Якщо для деякої частоти ω_1 виконується умова

$$K_U(\omega_1) B_U(\omega_1) e^{j[\varphi_k(\omega_1) + \varphi_B(\omega_1)]} = 1, \quad (8.2)$$

то амплітуда вихідної напруги з частотою ω_1 прямуватиме до нескінченності незалежно від того, наскільки малим було початкове значення $U_{\text{пн}}$. Це означає, що в схемі рисунку 8.9 можливе існування стійких коливань з частотою.

Умова (8.2) виконується, якщо

$$\varphi_k(\omega_1) + \varphi_B(\omega_1) = 2\pi k, \quad (8.3)$$

де $k = 0, 1, 2, \dots$ - ціле число, і

$$|K_U(\omega_1) B_U(\omega_1)| = 1. \quad (8.4)$$

Умови (8.3) і (8.4) є умовами самозбудження генератора. Вираз (8.3) називають *умовою балансу фаз*, а (8.4) - *умовою балансу амплітуд*.

Якщо умови (8.3) і (8.4) виконуються тільки для однієї частоти, то на виході схеми присутні коливання тільки цієї частоти і пристрій є автогенератором гармонічних (синусоїдальних) коливань. Якщо вказані умови виконуються для декількох частот, вихідна напруга має негармонічний (несинусоїдальний) характер. В окремому випадку, коли умови виконуються для нескінченного діапазону частот $0 \leq \omega \leq \infty$, вихідна напруга генератора матиме вигляд перепаду напруги або струму.

Найпростішу схему генератора синусоїдальних коливань зображено на рисунку 8.10. Тут роль регулятора виконує транзистор, кола зворотного зв'язку - L_{3B} . Коливальну систему зрисовано коливальним контуром $L_K C_K$.




Рисунок 8.10

R_{ϕ} , C_{ϕ} , R_{δ} , C_{δ} - допоміжні елементи. Якщо у контурі $L_K C_K$ під дією будь-яких причин виникнуть коливання напруги з частотою $\omega_0 = 1/(L_K C_K)$, у базовому колі за рахунок взаємодії також виникнуть коливання з тією ж частотою, які підсилуватимуться транзистором. Якщо напругу зворотного зв'язку зсунуто відносно напруги на контурі на 180° , то підсилена напруга на колекторі збігається за фазою з напругою на контурі і підтримує в ньому коливання, що виникли.

Диференціальне рівняння такого генератора відносно напруги зворотного зв'язку U_{33}

можна записати у вигляді

$$\frac{d^2 U_{33}}{dt^2} + 2\alpha_e \frac{dU_{33}}{dt} + \omega_0^2 U_{33} = 0, \quad (8.5)$$

де $\alpha_e = \frac{1}{2L_K} \left(r - \frac{MS_0}{C_K} \right)$, r - активний опір втрат у контурі, M - коефіцієнт взаємодії, S_0 - крутість вихідних характеристик транзистора ($S = \partial i_K / \partial U_{\phi}$).

Загальне розв'язання (8.5) має вигляд

$$U = U_0 e^{-\alpha_e t} \sin \omega_0 t, \quad (8.6)$$

де U_0 - початкова амплітуда напруги на контурі. Коефіцієнт α_e в (8.5) залежить від параметрів зворотного зв'язку.

Якщо $\alpha_e > 0$, коливання в схемі загасатимуть, самозбудження неможливе. Коливання можуть зростати, якщо $\alpha_e < 0$, тобто $(MS_0/C_K) > r$. Саме це співвідношення буде умовою зростання амплітуди коливань у контурі.

З фізичної точки зору наведену схему автогенератора слід розглядати як деякий двополіусник, що становить собою від'ємний опір

$$r_{-} = \frac{MS_0}{C_K}$$

З енергетичної точки зору процес самозбудження виглядає так. У контурі розсіюється енергія $W = \frac{1}{2} I_K^2 r$. За рахунок роботи автогенератора за цей же час до контуру вноситься енергія $W' = \frac{1}{2} (I_K^*)^2 r$, до того ж $W' > W$. Зі схеми автогенератора виходить, що

$$I_K^* = \frac{I_K \rho S_0 M \omega_0}{r},$$

де $\rho = \sqrt{L_K / C_K}$ - характеристичний опір контуру. Тоді умова

$W' > W$ записуватиметься як

$$\frac{\rho S_0 M \omega_0}{r} > 1 \quad \text{або} \quad \frac{S_0 M}{C_K} > r.$$

Ця умова є необхідною, але недостатньою для самозбудження. Слід ще забезпечити подавання енергії у певну мить часу, тобто здійснити правильне фазування.

Енергетичне трактування процесів самозбудження свідчить, як впливають параметри автогенератора на умови його самозбудження. Чим більше S_0 , M , тим більша кількість енергії подається до коливального контуру. Аналогічно, чим більше добротність контуру, тим менше в ньому втрати енергії й тим легше виникає самозбудження.

Враховуючи, що $M/L = \beta_{33}$, $L/C = \rho^2$, $\rho^2/r = R_{\text{екв}}$, умова самозбудження запишеться у вигляді

$$\beta_{33} = \frac{1}{R_{\text{екв}} S_0},$$

і остаточно

$$\beta_{33} \cdot R_{\text{екв}} \cdot S_0 > 1.$$

Комплексне рівняння усталеного режиму автогенератора

$$\underline{S}_{\text{сер}} \cdot \underline{\beta} \cdot \underline{Z}_{\text{екв}} = 1, \quad (8.7)$$

де $S_{\text{сеп}}$ - середня крутість, розпадається на два

$$\begin{cases} S_{\text{сеп}} \beta Z_{\text{екв}} = 1 \\ \varphi_s + \varphi_\beta + \varphi_k = 2\pi k \end{cases} \quad (8.8)$$

які є іншою формою запису умов балансу амплітуд і балансу фаз (8.3) - (8.4), де φ_s відображає собою фазовий зсув, що забезпечує регулятор, φ_β - фазовий зсув кола зворотного зв'язку, φ_k - фазовий зсув коливальної системи.

Крім розглянутої схеми автогенератора з індуктивним зворотним зв'язком (рисунок 8.10), широко використовуються так звані триточкові схеми.

В них навантаження колекторного кола становить подільник напруги, до якого подається напруга колектора, а знімається напруга зворотного зв'язку, що вводиться до кола бази. Триточкові схеми можна звести до схеми рисунку 8.11. Вважається, що можна зробити індуктивності та ємності з малими втратами, тому $Z_{кe} = jX_{кe}$, $Z_{кб} = jX_{кб}$, $Z_{eб} = jX_{eб}$, де X - відповідні реактивні опори. Взагалі усі опори Z можуть становити те чи інше сполучення індуктивностей та ємностей, але коло, що складається з їх послідовного з'єднання, на частоті генерації має бути настроєним коливальним контуром, тобто

$X_{кe} + X_{кб} + X_{eб} = 0$. Виконання умови балансу амплітуд звичайно не викликає труднощів, оскільки використовується підсилювальний елемент, за допомогою якого легко дістати потрібний коефіцієнт підсилення, при якому $K(\omega) \beta(\omega) > 1$.

Умову балансу фаз може бути виконано у двох випадках:

- 1) якщо опір між базою і колектором має ємнісний характер ($X_{кб} < 0$), решта опорів мають бути індуктивними, тоді маємо індуктивну триточку;
- 2) якщо опір між базою і колектором має індуктивний характер ($X_{кб} > 0$), інші два опори мають бути ємнісними, тоді маємо ємнісну триточку.




Рисунок 8.11

Приклади ємнісної та індуктивної триточок наведені на рисунках 8.12 і 8.13.




Рисунок 8.12




Рисунок 8.13

Взагалі LC-генератори мають відносно високу стабільність частоти коливань, малий коефіцієнт гармонік, стійкі до значних змін параметрів транзисторів. Недоліками їх є складність виготовлення високостабільних температурнонезалежних індуктивностей, висока вартість, громіздкість (особливо на низьких частотах).

На відміну від них RC-генератори прості у реалізації, дешеві, мають менші габарити й масу, але стабільність їх нижча, форма коливань дещо відрізняється від синусоїдальної і суттєво змінюється з відхиленнями параметрів активного елемента і кола зворотного зв'язку, мають малий ККД. Тут кола зворотного зв'язку володіють резонансними властивостями і на деякій частоті забезпечують виконання умов балансу. Вибірним RC - колам притаманна невисока добротність. Тому для отримання синусоїдальних коливань з малим вмістом гармонік доводиться вводити неглибокий зворотний зв'язок і ретельно забезпечувати умову $K\beta = 1$.

Схеми RC-генераторів можуть бути з поворотом фази та без повороту фази у колі зворотного зв'язку.

У схемі генератора з мостом Віна (рисунок 8.14) без повороту фази одне плече мосту утворено резистивним подільником напруги $R3 - R4$, друге - диференціувальним $R2 - C2$ та інтегрувальним $R1 - C1$ колами. Коефіцієнт передавання з виходу фазозадавального кола $R1, R2, C1, C2$ на неінвертуючий вхід на частоті резонансу дорівнює $1/3$. Для виконання балансу

амплітуд коефіцієнт передавання підсилювача з виходу на неінвертуючий вхід повинен дорівнювати 3, тобто необхідно виконати умову $R_4 = 2R_3$. Для виконання балансу фаз необхідно, щоб $R_1 \cdot C_1 = R_2 \cdot C_2$. За умов $R_1 = R_2 = R$ і $C_1 = C_2 = C$ $\omega_0 = 1/\sqrt{R_1 \cdot R_2 \cdot C_1 \cdot C_2} = 1/RC$.




Рисунок 8.14 -

У схемі з поворотом фази потрібно не менше трьох RC-кіл (рисунок 8.15). Тут R_K і C_1 утворюють перше фазозсувне коло, два інших складаються з елементів $R_1 - C_2$ і $R_2 - C_3$. Опори $R_1 - R_3$ одночасно забезпечують здобуття напруги зміщення транзистора. Такі генератори використовують на низьких частотах.

Сучасний рівень розвитку техніки ставить високі вимоги до стабільності частоти коливань. Під стабільністю розуміють ступінь сталості частоти коливань автогенератора. Мірою стабіль-

ності є відносна нестабільність $\epsilon = \Delta f/f_H$, де Δf - максимальне припустиме відхилення частоти коливань f від номінального значення f_H за визначений проміжок часу. Нестабільність може виявлятися короткочасно і довгочасно. Довгочасна нестабільність пов'язана з повільними змінами частоти, які




Рисунок 8.15

викликані зміною температури навколишнього середовища, тиску, вологості, напруги живлення тощо. Короткочасна нестабільність визначається швидкими змінами частоти, що викликані тепловими і дробовими шумами транзисторів.

Стабільність частоти автогенератора тим вище, чим різкіше сумарний фазовий зсув

залежить від частоти коливань. На практиці фаза середньої крутості ϕ_S та фаза коефіцієнта зворотного зв'язку ϕ_B слабо залежить від частоти, тому, чим

ближче частота автогенератора до резонансної частоти контуру, тим вище її стабільність, тобто нестабільність зменшується із зростанням добротності коливальної системи.

Коли необхідна стабільність частоти вище $\epsilon = 10^{-5}$, в автогенераторах замість LC-контурів застосовують електромеханічні коливальні системи, з яких найбільш часто використовуються кварцеві резонатори.

У пластині кварцу, яку вирізано належним чином, мають місце прямий та зворотний п'єзофект. П'єзоелектричний ефект зростає у багато разів, якщо на кварцову пластину вплинути змінними зусиллями, частота яких близька до однієї з власних механічних частот коливань пластини. Таку пластину, що називають кварцовим резонатором, можна розглядати як електромеханічну коливальну систему і порівнювати її властивості із звичайним коливальним контуром. При цьому добротність кварцевого резонатора досягає сотень тисяч ($\epsilon \approx 10^{-6} + 10^{-10}$).

Кварцевий резонатор можна зрисувати у вигляді еквівалентної схеми (рисунок 8.16), де C_0 характеризує ємність кварцотримача (одиниці пікофарад), L характеризує інерційні властивості пластини (від десятих долей до одиниць генрі), C характеризує пружні властивості пластини (від сотих до десятих долей пікофарад), r характеризує втрати у резонаторі (одиниці Ом). Нехтуючи загасанням механічних коливань (що описуються r), повний комплексний опір резонатора можна записати як

$$\underline{Z} = \frac{j}{\omega} \cdot \frac{\omega^2 LC - 1}{C_0 + C - \omega^2 LC C_0}$$

Таким чином, існує одна частота, на котрій $\underline{Z} = 0$, та інша, на котрій $\underline{Z} \rightarrow \infty$, тобто кварцовий резонатор має дві точки резонансу - точку послідовного і точку паралельного резонансу. АЧХ резонатора має вигляд, зображений на рисунку 8.17. Частота послідовного резонансу $\omega_{01} = 1/\sqrt{LC}$, паралельного -




Рисунок 8.16




Рисунок 8.17

$$\omega_{02} = \frac{1}{\sqrt{L \frac{CC_0}{C+C_0}}}$$

Частота ω_{02} більше ω_{01} , але близька до неї. У діапазоні $\omega_{01} + \omega_{02}$ опір резонатора має індуктивний характер, на решті частот ємнісний. Обидві ці частоти використовуються для побудови кварцевих генераторів. Наприклад, у схемі на рисунку 8.18 резонатор введено послідовно до кола

додатного зворотного зв'язку автогенератора між виходом операційного підсилювача та його неінвертуючим входом. На частоті послідовного резонансу коефіцієнт передавання зворотного зв'язку максимальний, що дозволяє виконати умову балансу амплітуд. Баланс фаз виконується автоматично, оскільки сигнал зворотного зв'язку надходить на інвертуючий вхід ОП через чисто активний опір. Елементи R_1 , R_2 , C у колі від'ємного зворотного зв'язку, визначаючи коефіцієнт підсилення ОП, забезпечують виконання умови (8.4). Крім того, від'ємний зворотний зв'язок зменшує спотворення вихідного сигналу і стабілізує його амплітуду. Подібні схеми працюють на помірно високих частотах.




Рисунок 8.18




Рисунок 8.19

На частотах у десятки мГц і вище використовуються головним чином автогенератори, побудовані за тригочковими схемами. Найбільш поширені ємнісні тригочкові схеми, бо їх частота генерації меншою мірою чутлива до нестабільності власних ємностей транзисторів. Наприклад, у схемі рисунку 8.19 до складу коливального контуру входять кварцевий резонатор $Kв$ і конденсатори $C1, C3$. З конденсатора $C1$ знімають напругу зворотного зв'язку. З порівняння рисунків 8.11 і 8.19 виходить, що на частоті генерації реактивний опір кварцевого резонатора повинен мати індуктивний характер. Таким опором він володіє у проміжку між частотами послідовного і паралельного резонансу (рисунок 8.17). Елементи $R1, R2, R3, C2$, забезпечують завдання робочої точки та стабілізацію режиму роботи транзистора, резистор $R4$ - резистор навантаження.

На практиці з використанням мікроелектронної технології основну частину кварцевого генератора виконують у вигляді мікросхеми, а резонатор розташовується або окремо, або в одному корпусі з мікросхемою.

9 ЦИФРОВА ФОРМА ПОДАННЯ ІНФОРМАЦІЇ

9.1 Імпульсний режим і імпульсний сигнал

Розширення функціональних можливостей і областей застосування електронних пристроїв у різних галузях науки і техніки невід'ємно пов'язано як з досягненнями мікроелектроніки, так і з широким використанням не тільки аналогових, але й імпульсних і цифрових методів перетворення електричних сигналів. Застосування цих методів базується на використанні режиму комутації, що характеризується періодичним вмиканням, вимиканням і перемиканням електричних кіл. Такий режим називають імпульсним або ключовим. Взагалі імпульсним режимом радіоелектронної апаратури є такий режим, у якому сигнал, що виробляється пристроєм або діє на нього, є уриваним і має характер імпульсів різної форми. Електричним імпульсом називають напругу або струм, що діють протягом короткого проміжку часу, порівняного з тривалістю перехідних процесів у пристрої. Між імпульсами існує пауза, під час якої амплітуда сигналу є малою або дорівнює нулю.

Імпульси, що надходять один за одним, утворюють послідовності або серії імпульсів. Послідовності імпульсів, що повторюються через однакові проміжки часу називають **періодичними**.

Форма імпульса, його параметри, параметри паузи відображають інформаційні ознаки. Зміну будь-якого параметру імпульса за законом якогось сигналу називають **модуляцією імпульса**.

Заведено відрізнати **відеоімпульси** і **радіоімпульси**. Відеоімпульси не містять у собі високочастотних коливань і мають сталу складову (рисунк 9.1). Радіоімпульси - імпульси високочастотних коливань (звичайно синусоїдальної форми), що не мають сталої складової (рисунк 9.2).




Рисунок 9.1




Рисунок 9.2

Відеосигнал може бути *потенційним*, тобто мати два рівня: низький E_0 , високий E_1 . Якщо взагалі сигнал має обмежену кількість рівнів значень, його називають **дискретним**. В електронних обчислювальних машинах (ЕОМ) використовується *двійковий сигнал*: є імпульс - немає імпульсу, високий рівень напруги - низький рівень напруги. Ці значення сигналу позначають двома символами: 1 або 0. Тому такі сигнали, їх форма подання, схеми, що з ними працюють, називають **цифровими**.

Цифрова техніка широко використовується в автоматичній, телекомунікаційній, ЕОМ, зв'язку, радіолокаційній, біомедичній електроніці тощо. Це пояснюється кількома причинами. По-перше, елементи і вузли цифрової техніки є більш надійними внаслідок використання ключових режимів. До того ж, цифрові елементи не потребують індивідуального регулювання і настроювання, що обумовлює відносну простоту експлуатації і масове виробництво, а, отже, і економічність. Крім того, цифрова техніка дозволяє широко використовувати мікромініатюризацію, зменшувати вагу і габарити апаратури.

9.2 Форма і параметри імпульсів

Вище було зазначено, чим відрізняються відеоімпульси і радіоімпульси. Зв'язок між цими двома типами імпульсів полягає в тому, що обвідна радіоімпульсу є відеоімпульс. Частоту синусоїди, якою заповнено відеоімпульс, називають *частотою заповнення*. Звичайно розглядають тільки відеоімпульси та їх перетворення, оскільки радіоімпульси, за допомогою яких ведеться передавання інформації в радіотехнічних трактах, після детектування стають відеоімпульсами. Тому ми надалі розглядатимемо тільки відеоімпульси, які називатимемо просто імпульсами.

Форми імпульсів дуже різні, найбільш поширені з них (рисунок 9.3):




Рисунок 9.3

а) прямокутна, б) трапецієвидна, в) трикутна, г) експоненційна, д) дзвоноподібна. Там, де це можливо, на імпульсі відрізняють фронти (AB, CD),

вершину (BC), основу (AD) імпульсу. Фронти відповідають швидкій зміні сигналу, вони визначають моменти спрацювання. Вершина відповідає робочій частині імпульсу.

Ми здебільшого збираємося мати справу з прямокутним сигналом, тому основні параметри імпульсів розглянемо на цьому прикладі (рисунок 9.4). Найбільше відхилення напруги від вихідного рівня називають висотою імпульсу A , викид імпульсу δ характеризує найбільше перевищення висоти імпульсу в перехідному процесі над його висотою в квазістаціонарному процесі. Спад вершини імпульсу ΔA знаходять як різницю висоти імпульсу під час закінчення перехідного процесу і закінчення вершини імпульсу.




Рисунок 9.4

Тривалість імпульсу t_i визначають на рівні 0,1A, іноді це роблять на інших рівнях. Тривалість фронтів $t^{0,1}$ і $t^{1,0}$ визначаються часом зміни сигналу між рівнями 0,1A і 0,9A. Іноді на рівні 0,9A визначають тривалість вершини імпульсу t_b , на рівні 0,5A активну тривалість імпульсу t_a . Зворотний викид протилежної полярності, який іноді називають хвостом імпульсу, має свою тривалість t_x .

Для періодичної послідовності імпульсів використовують параметри, що характеризують цю послідовність. Це *період повторювання імпульсів* T , *частота повторювання* $f = 1/T$, *щільність імпульсів* $Q = T/t_i$, *коефіцієнт заповнення* $K_3 = 1/Q$. Частоту повторювання виражають у герцах, а щільність і коефіцієнт заповнення - у відносних одиницях.

Аналіз процесів в імпульсних колах є досить складним завданням, особливо за наявності суттєвих нелінійностей у колі, що перетворює імпульси. Тому найчастіше це коло прагнуть звести до лінійного.

У багатьох практичних випадках зростання та спад імпульсу відбуваються за експоненціальним законом або за законом, що може бути апроксимованим експонентою. У цьому випадку аналіз істотно спрощується, тому що миттєві значення імпульсу під час його зростання і спаду описуються рівняннями: $U = A(1 - e^{-t/\tau})$, $U = A \cdot e^{-t/\tau}$, де τ - стала часу кола. Якщо відомо миттєве значення імпульсу, можна знайти час, протягом якого імпульс досяг цього значення: $t = -\tau \cdot \ln(U/A)$. У відповідності до визначення фронтів $t^{0,1} = t^{1,0} \approx 2,2\tau$.

9.3 Математичний апарат алгебри логіки

Для аналізу і синтезу цифрових схем широко використовується апарат алгебри логіки. Розробка основ цього апарата пов'язана з іменем англійського математика Дж. Буля, у зв'язку з чим цю алгебру називають булевою алгеброю. Основним поняттям цієї алгебри є *висловлення*, тобто деяка пропозиція, про яку можна стверджувати, що вона істинна або хибна. Будь-яке висловлення можна позначити x . За $x = 1$ висловлення істинно, за $x = 0$ - хибне. Подібні величини x , які приймають тільки 2 значення, 1 або 0, далі будемо називати **логічними змінними**. Поряд з ними існують **перемикальні** або **логічні функції** $y = f(x_1, x_2, \dots, x_n)$, які визначаються завданням їх значень для кожної комбінації значень змінних. Логічні функції, як і їх аргументи, можуть приймати тільки два значення - 1 або 0. Кожну конкретну комбінацію значень аргументів називають *набором*. За наявності n аргументів існує 2^n наборів. Загальна кількість можливих функцій n аргументів: $N = 2^{2^n}$.

Логічну функцію звичайно задають за допомогою таблиці істинності шляхом вказівок її значень на усіх наборах значень аргументів. Для $n = 2$ ці функції наведені в таблиці 9.1.

Таблиця 9.1

Аргументи функції	x_1	0	1	0	1	Позначення функції	Найменування функції
	x_2	0	0	1	1		
U_0		0	0	0	0	0	Константа 0
U_1		0	0	0	1	$x_1 \cdot x_2$, $x \& y$, $x \wedge y$	Кон'юнкція, логічне множення, операція I
U_2		0	0	1	0	$\overline{x_1} x_2$	Заборона по x_1
U_3		0	0	1	1	x_2	Зміна x_2 (тавтологія)
U_4		0	1	0	0	$x_1 \overline{x_2}$	Заборона по x_2
U_5		0	1	0	1	x_1	Зміна x_1 (тавтологія)
U_6		0	1	1	0	$x_1 \oplus x_2$	Нерівнозначність ЧИ- ЧИ, (виняткове ЧИ)
U_7		0	1	1	1	$x_1 + x_2$, $x_1 \vee x_2$	Диз'юнкція, логічне додавання ЧИ
U_8		1	0	0	0	$\overline{x_1 + x_2}$, $x_1 \downarrow x_2$	Стрілка Пірса, заперечення диз'юнкції ЧИ- НЕ
U_9		1	0	0	1	$x_1 \oplus \overline{x_2}$	Рівнозначність
U_{10}		1	0	1	0	$\overline{x_1}$	Інверсія x_1 , заперечення x_1 , НЕ x_1
U_{11}		1	0	1	1	$\overline{x_1} + x_2$	Імплікація від x_1 до x_2
U_{12}		1	1	0	0	$\overline{x_2}$	Інверсія x_2 , НЕ x_2
U_{13}		1	1	0	1	$x_1 + \overline{x_2}$	Імплікація від x_2 до x_1
U_{14}		1	1	1	0	$\overline{x_1 \cdot x_2}$	Штрих Шеффера, заперечення кон'юнкції, I- НЕ
U_{15}		1	1	1	1	1	Константа 1

Як бачимо, тут шість функцій - U_0 , U_3 , U_5 , U_{10} , U_{12} , U_{15} - є константами або функціями одного аргументу. Решта десять залежить від двох аргументів, мають свої позначення і назви.

Суперпозицією (композицією) логічних функцій називають підставлення одних функцій замість аргументів до інших функцій. Оскільки множина значень перемикальних функцій збігається з множиною значень їх аргументів, функції більшої кількості аргументів можуть бути подані як суперпозиція від меншої кількості аргументів. Протилежний процес виділення більш простих складових з логічних функцій називають *декомпозицією*.

Дві функції $y_1 = f_1(x_1, x_2, \dots, x_n)$ і $y_2 = f_2(x_1, x_2, \dots, x_n)$ називаються *рівносильними* або *еквівалентними*, якщо вони приймають значення, що дорівнюють одне одному для кожного стану (кожної комбінації значень) змінних.

Система логічних функцій, за допомогою яких шляхом суперпозиції можна зображати будь-яку скільки завгодно складну функцію, називається функціонально повною або *базисом*. На практиці найчастіше використовується базис: І, ЧИ, НЕ.

Аксіоми алгебри логіки:

$$\begin{array}{ll} \bar{0} = 1, & \bar{1} = 0, \\ = & \bar{\bar{x}} = x, \\ x = x, & \bar{x} = \bar{x}, \\ x + 0 = x, & x \cdot 0 = 0, \\ x + 1 = 1, & x \cdot 1 = x, \\ x + x = x, & x \cdot x = x, \\ x + \bar{x} = 1, & x \cdot \bar{x} = 0. \end{array}$$

Для булевої алгебри справедливі такі основні закони:

1) комутативний:

$$x_1 + x_2 = x_2 + x_1, \quad x_1 \cdot x_2 = x_2 \cdot x_1,$$

2) асоціативний:

$$x_1 + (x_2 + x_3) = (x_1 + x_2) + x_3, \quad x_1 \cdot (x_2 \cdot x_3) = (x_1 \cdot x_2) \cdot x_3,$$

3) дистрибутивний:

$$x_1 + (x_2 \cdot x_3) = (x_1 + x_2) \cdot (x_1 + x_3), \quad x_1 \cdot (x_2 + x_3) = x_1 \cdot x_2 + x_1 \cdot x_3,$$

4) подвійності (правило де-Моргана):

$$\overline{x_1 + x_2} = \bar{x}_1 \cdot \bar{x}_2, \quad \overline{x_1 \cdot x_2} = \bar{x}_1 + \bar{x}_2.$$

Комутативний та асоціативний закони для додавання і множення, а також дистрибутивний закон для додавання відповідають аналогічним законам звичайної алгебри; дистрибутивний закон для множення і закони

подвійності (їх ще називають законами інверсії) мають місце тільки в алгебрі логіки.

Аксиоми і закони алгебри логіки дозволяють перетворювати і спрощувати логічні функції. Під час перетворень логічних функцій використовуються додатково правила поглинання:

$$x_1 + x_1 \cdot x_2 = x_1, \quad x_1 \cdot (x_2 + x_1) = x_1,$$

і склеювання:

$$x_1 \cdot x_2 + \overline{x_1} \cdot x_2 = x_2, \quad (x_1 + x_2) \cdot (\overline{x_1} + x_2) = x_2.$$

Порядок виконання дій при перетворюваннях такий: при відсутності у виразі дужок першими виконують операції інверсії, далі кон'юнкції й останніми - операції диз'юнкції.

Перемикальна функція утворюється на підставі таблиці істинності, хоча взагалі може мати різні форми подання: словесну, табличну, алгебраїчну, графічну. Наприклад, функцію $F_9 = f(A, B)$ з таблиці 9.1 можна задавати у вигляді словесного опису: $F_9 = 1$, коли значення змінних дорівнюють одне одному ($A = B$) і $F_9 = 0$, коли $A \neq B$. Цю ж функцію можна задавати у вигляді таблиці 9.2 або у алгебраїчній формі $F_9 = AB + \overline{A} \cdot \overline{B}$.

Таблиця 9.2

A	B	F_9
0	0	1
0	1	0
1	0	0
1	1	1

Щоб здійснити перехід від табличного уявлення до алгебраїчного, кожному наборові змінних ставиться у відповідність *мінтерм* (конституента одиниці) - логічний добуток (кон'юнкція) змінних, який відповідає певній комбінації вхідних змінних. До мінтерму у неінвертованому вигляді входять логічні змінні, які набувають у наборі одиничних значень та в інвертованому вигляді - логічні змінні, які набувають у наборі нульових значень. Для k змінних утворюються $q = 2^k$ мінтермів: m_0, m_1, \dots, m_{q-1} . Усі мінтерми функції двох змінних наведені в таблиці 9.3. Як виходить з цієї таблиці,

алгебраїчне уявлення функції F_9 є сумою мінтермів, що відповідають наборам змінних, для яких $f_i = 1$:

Таблиця 9.3

A	B	Мінтерми	Макстерми	Значення функції F_9
0	0	$m_0 = \overline{A}\overline{B}$	$M_0 = \overline{A} + \overline{B}$	$f_0 = 1$
0	1	$m_1 = \overline{A}B$	$M_1 = \overline{A} + B$	$f_1 = 0$
1	0	$m_2 = A\overline{B}$	$M_2 = A + \overline{B}$	$f_2 = 0$
1	1	$m_3 = AB$	$M_3 = A + B$	$f_3 = 1$

$$F_9 = f_0 m_0 + f_1 m_1 + f_2 m_2 + f_3 m_3 = \\ = 1 \cdot (\overline{A} \cdot \overline{B}) + 0 \cdot (\overline{A} \cdot B) + 0 \cdot (A \cdot \overline{B}) + 1 \cdot (AB) = AB + \overline{A} \cdot \overline{B}.$$

У загальному вигляді алгебраїчний вираз будь-якої логічної функції можна подати як

$$F = \sum_{i=0}^{q-1} f_i m_i. \quad (9.1)$$

Таке уявлення логічної функції називають *досконалою диз'юнктивною нормальною формою* (ДДНФ), бо функція дана у вигляді диз'юнкції добутоків змінних або їх заперечень. Утворюють ДДНФ так: для кожного набору, на якому функція дорівнює одиниці, записують кон'юнкцію усіх елементів, до того ж, якщо аргумент у цьому наборі приймає значення 0, пишеться його заперечення. Далі виконується додавання кон'юнкцій. Наприклад, $u_{14}(x_1, x_2) = \overline{x_1} \overline{x_2} + \overline{x_1} x_2 + x_1 x_2$.

Інша алгебраїчна форма уявлення функції здобувається з використанням макстермів. До *макстерму* (конституенти нуля) у неінвертованому вигляді входять логічні змінні, які набувають у наборі нульових значень та в інвертованому вигляді - логічні змінні, які набувають у наборі одиничних значень. Кількість макстермів, як і мінтермів, для функції k змінних дорівнює $q = 2^k$. Макстерми функції двох змінних також наведені в таблиці 9.3. Алгебраїчний вираз логічної функції здобувається у вигляді

$$F = \prod_{i=0}^{q-1} (f_i + M_i). \quad (9.2)$$

Таке уявлення логічної функції називають *досконалою кон'юнктивною нормальною формою* (ДКНФ), бо функція дана у вигляді кон'юнкції сум змінних або їх заперечень. Так само для подання логічної функції в ДКНФ на підставі таблиці істинності потрібно:

-вибрати набори логічних змінних, яким відповідають нульові значення логічної функції;

-для вибраних комбінацій утворити макстерми;

-об'єднати утворені макстерми знаками логічного множення.

Наприклад, $y_8(x_1, x_2) = (\bar{x}_1 + x_2)(x_1 + \bar{x}_2)(\bar{x}_1 + \bar{x}_2)$.

Кожна логічна функція має одну ДДНФ і ДКНФ. Між ДДНФ і ДКНФ існує взаємозв'язок, обумовлений правилом де-Моргана.

Зворотний перехід від алгебраїчного до табличного уявлення функції виконується шляхом послідовного підставлення у даний алгебраїчний вираз усіх можливих наборів змінних, визначення відповідних значень $F = f_i$ для кожного i -го набору і заповнення таблиці істинності.

Для забезпечення компактності ДДНФ або ДКНФ можливе їх подання у числовій формі. Числова форма утворюється з десяткових еквівалентів двійкових наборів, на яких логічна функція набуває одиничне (для ДДНФ) або нульове (для ДКНФ) значення. Десяткові еквіваленти об'єднуються знаками логічного додавання (для ДДНФ) або логічного множення (для ДКНФ). Наприклад, ДДНФ функції u_{14} подається в числовій формі так: $u_{14} = 0 \vee 1 \vee 2 = \vee(0,1,2)$.

9.4 Перехідний процес у колі першого порядку

Часто під час визначення багатьох імпульсних пристроїв доводиться мати справу з перехідним процесом у колі, що описується диференціальним рівнянням першого порядку:

$$\tau \frac{dx(t)}{dt} + x(t) = z(t), \quad (9.3)$$

де $x(t)$ - шукана функція часу (напруга, струм), τ - стала часу кола, $z(t)$ - напруга (струм) зовнішнього джерела або відома функція цієї напруги (струму).

Загальне розв'язання рівняння (9.3) можна записати у вигляді

$$x(t) = x_1(t) + x_2(t), \quad (9.4)$$

де $x_1(t)$ - окреме розв'язання рівняння (9.3), $x_2(t)$ - загальне розв'язання однорідного рівняння $\tau(dx_2(t)/dt) + x_2(t) = 0$. Відомо, що

$$x_2(t) = Ae^{-\frac{t}{\tau}}. \quad (9.5)$$

Характер окремого розв'язання $x_1(t)$ залежить від правої частини рівняння (9.3), тобто від характеру зовнішніх дій.

Розглянемо важливий для подальшого окремий випадок, коли джерела, що діють у колі при $t \geq 0$, є джерелами постійної напруги (струму), тобто, $z(t) = z_0 = \text{const}$. Тоді окреме розв'язання $x_1(t)$ теж буде постійним. Якщо у (9.4) з урахуванням (9.5) покласти $t = \infty$, здобудемо

$$x(\infty) = x_1, \quad (9.6)$$

тобто x_1 дорівнює значенню шуканої функції в усталеному режимі. Враховуючи (9.6), формула (9.4) приймає вигляд

$$x(t) = x(\infty) + Ae^{-\frac{t}{\tau}}. \quad (9.7)$$

Якщо припустити тут $t = 0$, то $A = x(0) - x(\infty)$ і (9.4) можна переписати у вигляді

$$x(t) = x(\infty) + [x(0) - x(\infty)]e^{-\frac{t}{\tau}}. \quad (9.8)$$

Таким чином, якщо у колі першого порядку діють лише джерела постійної напруги (струму), можна записати вираз $x(t)$ для будь-якої перехідної напруги або струму в колі згідно з (9.8), попередньо визначивши початкове $x(0)$ та усталене $x(\infty)$ значення і сталу часу кола τ .

Виразом (9.8) можна скористатися, зокрема, для визначення інтервалу часу $\Delta t = t_2 - t_1$, протягом якого функція $x(t)$, що змінюється експоненційно, зростає (або спадає) від рівня $x(t_1)$ до рівня $x(t_2)$

$$\Delta t = \tau \ln \frac{x(\infty) - x(t_1)}{x(\infty) - x(t_2)}. \quad (9.9)$$

Цією формулою ми будемо користуватися для визначення тривалості імпульсів, фронтів і різних часових інтервалів.

10 ЕЛЕКТРОННІ КЛЮЧІ

10.1 Основні визначення, параметри і характеристики електронних ключів

Електронні ключі є важливішими елементами пристроїв формування, перетворення і керування імпульсами. Головне їх призначення полягає у комутації (замиканні, розмиканні) різноманітних кіл імпульсних пристроїв під дією керуючих сигналів. У стаціонарному режимі ключ знаходиться в одному з двох станів - замкненому або розімкненому. Коли ключ замкнений (включений), сигнал від джерела проходить у навантаження, коли розімкнений (виключений) - не проходить.

Для побудови електронних ключів використовуються електровакуумні, напівпровідникові та магнітні прилади з нелінійними характеристиками (діоди, тріоди, транзистори, газонаповнені лампи, феромагнітні осердя з прямокутною петлею гістерезису, тунельні діоди, тиристори тощо).

Найпростіші ключі мають один керуючий вхід і один вихід. У загальному випадку ключова схема може мати $n > 1$ керуючих входів і $m > 1$ виходів. Якщо позначити через x_i ($i = 1, 2, \dots, n$) інформаційні значення керуючих сигналів, а через y_j ($j = 1, 2, \dots, m$) - інформаційні значення вихідного сигналу, то можна говорити, що ключова схема реалізує певну функцію $y_j = f_j(x_1, x_2, \dots, x_n)$, де $y_j = 1$ за деяких значень аргументів x_i і $y_j = 0$ за інших, а x_i , у свою чергу, приймають значення 1 або 0. Функції такого типу ми вже називали перемикальними або логічними.




Рисунок 10.1

Найпростіший ключ можна розглядати як нелінійний чотириполосник (рисунок 10.1), у якому вихідна напруга утворюється спільною дією E_G з R_G і $E_{ЗМ}$. Такий чотириполосник має ту властивість, що у залежності від величини $U_{ВХ}$ поблизу деякого по-

рогового значення $U_{\text{вх.пор}}$ вихідний опір чотириполюсника має суттєво відмінну величину (рисунок 10.2). В одному режимі $R_{\text{вих}}^+$ вельми малий (одиниці або десятки Ом), у другому




Рисунок 10.2

$R_{\text{вих}}^+$ вельми великий (сотні кОм, МОм).

Область значень $U_{\text{вх}}$, у межах якої $R_{\text{вих}}$ різко змінюється, називають навколотороговою (частки вольт). Поза цією областю вихідний опір практично не залежить від $U_{\text{вх}}$. Таким чином, вихідне коло має такі статичні стани:

- ключ розімкнений; $R_{\text{вих}} = R_{\text{вих}}^+$,
- ключ замкнений; $R_{\text{вих}} = R_{\text{вих}}^-$.

В усталеному режимі електронний ключ має такі параметри та залежності.

1. Перемикальна характеристика - залежність вихідної напруги або вихідного струму від вхідного керуючого сигналу $U_{\text{вх}}$ або $I_{\text{вх}}$ у діапазоні температур. На цій характеристиці (рисунок 10.3) визначають параметри:




Рисунок 10.3

$U_{\text{вх.від}}$ - напруга відмикання, що визначається як напруга на вході, за якої струм ключа складає 0,01-0,05 найбільшого струму;

$U_{\text{вх.м}}$ - межева вхідна напруга, за якої ключ знаходиться на межі насичення або обмеження вихідного струму;

U^1 - вихідна напруга ключа (напруга логічної одиниці) у закритому стані (відповідає

найбільшому за абсолютним значенням рівню вихідної напруги);

• U^0 - вихідна напруга у відкритому стані (напруга логічного нуля).

2. Навантажна характеристика, яка визначається залежністю вихідного параметру від величини навантаження. Звичайно ця залежність відображається на перемикальній характеристиці зображенням $U_{\text{вих}} = f(U_{\text{вх}})$ для різних навантажень.

Іншими параметрами ключа є такі.

1. Завадостійкість, що визначається максимально припустимою напругою завади $U_{\text{зав}}$, що діє на вході ключової схеми. Відрізняють напругу завади відмикаючої полярності $U_{\text{зав}}^0$ і замикаючої полярності $U_{\text{зав}}^1$ (рисунок 10.3). Перша з них дорівнює різниці напруг на вході: напруги відмикання $U_{\text{вх.від}}$ і напруги в робочій точці в замкненому стані ключа; друга - різниці напруги у відкритому стані ключа і межевої вхідної напруги $U_{\text{вх.м}}$.

2. Потужність, що споживається ключем від джерела живлення, яка складається з середньої потужності, споживаної в статичному режимі $P_{\text{сп.ст}}$, і потужності, споживаної в динамічному режимі під час перемикання елемента $P_{\text{сп.дин}}$. Насправді $P_{\text{сп.ст}} \gg P_{\text{сп.дин}}$, до того ж, споживання енергії у різних станах відрізняється одне від одного. Тому мають справу з потужністю споживання у режимі логічного нуля $P_{\text{сп}}^0$, у режимі логічної одиниці $P_{\text{сп}}^1$ і з середньою потужністю споживання $P_{\text{сп.сер}} = (P_{\text{сп}}^0 + P_{\text{сп}}^1) / 2$.

Перехідні процеси, що відбуваються під час відмикання і замикання, своєю тривалістю визначають швидкодію ключа. Ці процеси на прикладі передавання трапецеєвидного імпульсу напруги через інвертуючий ключ можна характеризувати такими динамічними параметрами (рисунок 10.4):

- часом переходу із стану логічного нуля у стан логічної одиниці $t^{0,1}$;
- часом переходу із стану логічної одиниці у стан логічного нуля $t^{1,0}$;
- часом затримки вмикання $t_{\text{ЗТ}}^{1,0}$;
- часом затримки вимикання $t_{\text{ЗТ}}^{0,1}$;
- часом затримки поширення при вмиканні $t_{\text{ЗТ.П}}^{1,0}$;
- часом затримки поширення при вимиканні $t_{\text{ЗТ.П}}^{0,1}$;
- середнім часом затримки поширення $t_{\text{ЗТ.П.с}} = (t_{\text{ЗТ.П}}^{0,1} + t_{\text{ЗТ.П}}^{1,0}) / 2$.

Як і раніше, усі потрібні моменти відраховуються, відповідно, на рівнях 0,1; 0,5; 0,9 від амплітуди сигналу.




Рисунок 10.4

10.2 Діодні ключі

Діодні ключі широко використовуються в ІС для захисту різних кіл від перевантажень і завад, у логічних елементах, пристроях комутації, обмежувачах напруги тощо.

Статичні характеристики передавання діодних ключів повністю визначаються типом схеми комутації та ВАХ напівпровідникового приладу. На практиці ВАХ діода звичайно апроксимують двома прямими лініями, розглядаючи таким чином діод як опір, величина якого залежить від полярності прикладеної напруги. Найбільше розповсюдження мають послідовна і паралельна схеми комутації.




Рисунок 10.5

У схемі послідовного діодного ключа (рисунок 10.5) навантаження R_n вмикається послідовно з діо-

дом VD. Коли на вході діє напруга додатної полярності, діод відкритий і $U_2 \approx U_1$, коли від'ємної - закритий і $U_2 \approx 0$. Якщо користуватися, як ми домовились, кусково-лінійною апроксимацією, можна записати взагалі




Рисунок 10.6

$$U_2 = E_{\Gamma} \frac{R_H}{R_H + R_D + R_{\Gamma}}$$

де R_D - опір діода.

Характеристика ключа матиме вигляд кусочно-лінійної функції (рисунок 10.6). Рівень включення U_0 можна міняти за рахунок введення додаткового E_{3M} (рисунок 10.7).

У схемі паралельного ключа (рисунок 10.8), якщо на вході діє напруга додатної полярності, діод




Рисунок 10.7




Рисунок 10.8

відкритий і $U_2 \approx 0$, якщо від'ємної - діод закритий, струм через нього дорівнює нулю і $U_2 = U_1 - U_R$. Тут теж під час необхідності змінити рівень включення вводять у вітку з діодом додаткове E_{3M} .

Перехідний процес, що має місце під час перемикавання ключа з одного стаціонарного стану в інший, обумовлений інерційністю діода, що характеризується емністю переходу, часом життя носіїв, а також паразитними емностями навантаження C_H і монтажу C_M .

У перехідному режимі струм діода визначається трьома складовими

$$i_D = \frac{Q_6}{\tau_6} + \frac{dQ_6}{dt} + C \frac{dU_{p-n}}{dt},$$

де Q_6 - об'ємний заряд неосновних носіїв у базі діода, τ_6 - час життя неосновних носіїв у базі діода, C - бар'єрна ємність діода, U_{p-n} - напруга на р-п-переході. Тут перший доданок пов'язаний з рекомбінацією неосновних носіїв у базі. Другий визначає зміну з часом об'ємного заряду неосновних носіїв у базі. Третій обумовлений перезарядом бар'єрної ємності.

Під час подавання додатного перепаду E^1 на вхід послідовного діодного ключа (вважаємо $R_6 = 0$)

$$U_2'(t) = E_{екв} \left(1 - e^{-\frac{t}{\tau_{екв}}} \right), \quad (10.1)$$

$$\text{де } E_{екв} = E^1 \frac{R_H}{R_D + R_H}, \quad \tau_{екв} = R_{екв} \cdot C_0,$$

$$R_{екв} = \frac{R_H R_D}{R_D + R}, \quad C_0 = C_6 + C_H + C_M.$$

У цей час відбувається заряд паразитної ємності C_0 .

Після подавання на вхід цієї ж схеми (рисунок 10.5) від'ємного перепаду ємність C_0 розряджається через R_H і

$$U_2''(t) = E_{екв} e^{-\frac{t}{\tau}}, \quad (10.2)$$

де $\tau = R_H C_0$ - стала часу кола розряду. Таким чином, наявність C_0 веде до зволікання процесів ввімкнення і вимкнення (рисунок 10.9).

Визначимо тривалості фронтів. Згідно (9.9) у припущенні, що початкова напруга дорівнює 0, а кінцева $0,9E_{екв}$, маємо

$$t^{0,1} \approx 2,3 R_{екв} C_0, \quad (10.3)$$

$$t^{1,0} \approx 2,3 R_H C_0. \quad (10.4)$$

Оскільки $R_{екв} \ll R_H$, $t^{1,0} \gg t^{0,1}$, тобто у такій схемі швидкодія ключа визначається головним чином часом вмикання.

Якщо у схемі паралельного ключа (рисунок 10.8) на вході діє від'ємна напруга, діод закритий і C_0 заряджена до $U_2 = -E_2$.




Рисунок 10.9

Під час подавання додатного перепаду напруга на ємності не змінюється раптово, діод лишається закритим і починається перезарядження C_0 через резистор R_H до рівня E_1 . Напруга U_2 прямує до E_1 за законом

$$U_2 = E_1 - (E_1 + E_2) e^{-\frac{t}{\tau}}, \quad (10.5)$$

де $\tau = R_H C_0$ - стала часу кола перезаряду. Перезарядження закінчується, коли $U_2 = 0$; діод відкривається і $U_{\text{вих}} \approx 0$.

$$t^{1,0} = R C_0 \ln \frac{E_1 + E_2}{E_1}.$$

Якщо $E_1 = E_2$,

$$t^{0,1} \approx 0,7 R_H C_0. \quad (10.6)$$

У певну мить часу діє від'ємний перепад і діод закривається. В міру того, як C_0 заряджається, напруга

$$U_2 = -E_2 \left(1 - e^{-\frac{t}{t^{0,1}}} \right). \quad (10.7)$$

Час заряду визначає тривалість заднього фронту

$$t^{1,0} = R_H C_0 \ln \frac{E_2}{0,05 E_2} \approx 3 R_H C_0, \quad (10.8)$$

тобто знову C_0 зволікає процес ввімкнення і процес вимикання.

10.3 Ключ на біполярному транзисторі

Принципова електрична схема найпростішого ключа на біполярному транзисторі зображена на рисунку 10.10.

У закритому стані обидва переходи транзистора зміщені у зворотному напрямку. Струм через транзистор малий і дорівнює $I_{к0}$. Взагалі умова замикання транзистора у схемі зі спільним емітером: $U_{бє} \leq 0$. Рівняння для базового кола, що відповідає другому закону Кірхгофа, має вигляд




Рисунок 10.10

$$E^0 = I_{к0}R_б + U_{бє},$$

де E^0 - амплітуда від'ємної напівхвилі вхідного сигналу. Необхідний рівень заірної напруги можна забезпечити введенням у коло бази джерела від'ємного зміщення. Умова $U_{бє} \leq 0$ рівноцінна нерівності $E^0 - I_{к0}R_б \leq 0$ або $R_б \leq E^0/I_{к0}$. Ця нерівність має виконуватися в усьому діапазоні робочих температур ключового каскаду, навіть під час температури, коли $I_{к0}$ максимальний. Тому остаточною умовою замикання транзистора буде співвідношення

$$R_б \leq \frac{E^0}{I_{к0 \max}}$$

Напруга на колекторі закритого транзистора, тобто вихідна напруга, при цьому

$$U_{кє} = E_{ж} - I_{к0}R_к \approx E_{ж}.$$

На активній ділянці роботи $U_{бє} > 0$, $U_{бк} < 0$. З рівнянь Еберса-Молла для схеми зі спільним емітером відомо

$$I_к = h_{21e}I_б + (h_{21e} + 1)I_{к0},$$

тобто струм колектора практично лінійно залежить від керуючого струму бази.

На межі насичення $I_к = h_{21e}I_б$. В діапазоні насичення обидва переходи транзистора зміщені у прямому напрямку: $U_{бє} > 0$, $U_{бк} > 0$. Тому умова

насичення транзистора у ключовому каскаді рисунку 10.10 приймає вигляд $I_K < h_{21e} I_B$.

Насичення можна здобути збільшенням струму бази. Якщо продовжувати це збільшення, колекторний струм буде практично незмінним і дорівнюватиме

$$I_{KH} = \frac{E_J - U_{KH}}{R_K}$$

і, отже,

$$I_{BH} = \frac{I_{KH}}{h_{21e}} = \frac{E_J - U_{KH}}{h_{21e} R_K}$$

Напруга на базі в режимі насичення залежить не тільки від струму бази, але й від струму колектора I_{KH} ; збільшення I_{KH} веде до того, що даному I_{BH} відповідатиме і більше значення напруги U_{BH} .

Якщо $E_J \gg U_{BH}$, приблизно можна вважати $I_{KH} \approx E_J / R_K$ і $I_{BH} = I_{KH} / h_{21e} = E_J / (h_{21e} R_K)$. Кількісно ступінь насичення характеризують коефіцієнтом насичення

$$S = \frac{I_B}{I_{BH}} = \frac{h_{21e} I_B}{I_{KH}}$$

На межі насичення $I_B = I_{BH}$ і $S = 1$. Із зростанням S збільшується навантажна здатність ключа, зменшується вплив дестабілізуючих факторів на вихідні параметри, але, як ми побачимо далі, погіршується швидкість.

Напруга на колекторі насиченого транзистора $U_{KE} \approx 0$, тобто перепад колекторної напруги під час перемикання дорівнює майже E_J . У цьому розумінні транзисторний ключ наближається до ідеального.

Найважливішим показником роботи електронних ключів є їх швидкість, яка оцінюється швидкістю протікання перехідних процесів під час перемикання. Раптове перемикання транзисторного ключа неможливе завдяки інерційним властивостям транзисторів, а також паразитним реактивностям елементів схеми і провідників.

Для опису перехідних процесів в активній ділянці статичних характеристик необхідно здобути аналітичний вираз для перехідної характеристики транзистора. Скористуємося для цього методом заряду бази, основою якого є принцип нейтральності бази. Відповідно до цього принципу

у будь-якій точці бази додатний та від'ємний заряди однакові і змінюються з однаковою швидкістю.

В базі n-p-n- транзистора негативний заряд є обумовленим іонізованими акцепторами і інжектованими електронами, а позитивний - тільки дірками. Тому, виходячи з принципу нейтральності бази, можна записати

$$Q_a + Q_n = Q_p, \quad (10.9)$$

$$\frac{dQ_a}{dt} + \frac{dQ_n}{dt} = \frac{dQ_p}{dt} \quad (10.10)$$

Зміна заряду акцепторів пов'язана зі зміною товщини бази або товщини переходів. Зміна заряду дірок у базі визначається припливом електронів через базовий контакт і рекомбінацією зарядів у базі: $dQ_p/dt = i_g - i_{рек}$. Втрати заряду дірок на рекомбінацію $i_{рек} = dQ_n/\tau_g$ (τ_g - час життя носіїв у базі). Якщо товщина бази постійна, $Q_a = \text{const}$, $dQ_a/dt = 0$. Остаточно, опускаючи індекси, маємо рівняння заряду у вигляді

$$\frac{dQ}{dt} + \frac{Q}{\tau_g} = i_g(t). \quad (10.11)$$

Воно показує, що під час перехідного процесу частина струму бази йде на приріст заряду бази, а частина витрачається на компенсацію убування електронів внаслідок рекомбінації.

В усталеному режимі $dQ/dt = 0$, $i_g = I_g = \text{const}$ і з (10.11) виходить, що заряд бази $Q = I_g \tau_g$. Із зростанням струму бази заряд зростає і на межі насичення досягає значення $Q_M = I_{gH} \tau_g$. При подальшому зростанні струму бази (на ділянці насичення) утворюється надлишковий заряд, який накопичується у базі,

$$Q_{изб} = Q - Q_M = \tau_g(I_g - I_{gH})$$

Розв'язання (10.11) під час стрибкоподібної зміни вхідної дії визначається співвідношенням (9.8). Якщо виразити заряди через струми бази: $Q(\infty) = \tau_g i_g(\infty)$, $Q(0) = \tau_g i_g(0)$, $Q(\infty) - Q(0) = \tau_g(i_g(\infty) - i_g(0)) = \tau_g \Delta I_g$. Приріст заряду бази під дією перепаду струму бази ΔI_g дорівнює

$$\Delta Q(t) = Q(t) - Q(0) = Q(\infty) - Q(0) - [Q(\infty) - Q(0)] e^{-\frac{t}{\tau_g}} =$$

$$= [Q(\infty) - Q(0)] \left(1 - e^{-\frac{t}{\tau_6}} \right) = \tau_6 \Delta I_6 \left(1 - e^{-\frac{t}{\tau_6}} \right). \quad (10.12)$$

Останнє рівняння описує перехідну характеристику транзистора.

Спробуємо проаналізувати тепер процеси перемикання транзисторного ключа. Нехай біполярний транзистор на рисунку 10.10 первісно при $t < 0$ знаходився у стані глибокого відсікання (тобто ключ був закритим) і у мить $t = 0$ на вхід схеми подано позитивний перепад напруги достатньої амплітуди $E_1 = U_{\text{зап}} + U_{\text{бн}}$. Тоді емітерний перехід дістане пряме зміщення і через базу має пройти струм $I_6' = E_1/R_6$ (хай $R_6 \gg R_{\text{вх.тр}}$). Але пряме зміщення не може виникнути раптово, бо вхідна ємність $C_{\text{вх}}$, що складається з бар'єрних ємностей транзистора, була заряджена струмом $I_{\text{ко}}$, хоча цей заряд був і невеликим. Під дією E_1 ця ємність має перезаряджатися у новій полярності. Тому і виникає так звана затримка вмикання

$$t_{\text{з.вм}} \approx C_{\text{вх}} \frac{U_{\text{б.зап}}}{I_6'}$$

Після того, як напруга на базі транзистора перевищить "порогову" напругу, транзистор працюватиме у нормальному активному режимі і інтервал формування фронту колекторного струму визначатиметься як процесом перезаряду $C_{\text{вх}}$, так і процесом накопичення неосновних носіїв заряду у базі. Цей перехідний процес закінчиться тоді, коли накопичений у базі заряд досягне межового значення. Тоді з (9.9), враховуючи, що $Q(\infty) = \tau_6 I_6'$, $Q(0) = 0$,

$$Q(t_{\text{п.ф}}) = Q_M = \tau_6 I_{6.н}, \text{ маємо}$$

$$t_{\text{п.ф}} = \tau_6 \ln \frac{I_6'}{I_6' - I_{6.н}}. \quad (10.13)$$

Отже, підвищення швидкодії, пов'язане зі скороченням тривалості переднього фронту вихідного імпульсу, можна досягти збільшенням відпираючого струму I_6' і використанням більш високочастотних транзисторів з меншим τ_6 .

Процес вмикання транзистора можна вважати завершеним. Подальші

процеси у транзисторі практично не впливають на його колекторний струм. Але перехідний процес власне у транзисторі не закінчується, бо реальний струм бази більший за $I_{б.н}$ і у базі продовжується процес накопичення тепер вже надлишкового заряду. Цей процес завершиться тоді, коли заряд бази досягне значення $Q_{б.нас} = \tau_{нак} I_{б.н}$, де $\tau_{нак}$ - стала часу накопичення. Співвідношення між $\tau_{б}$ і $\tau_{нак}$ визначається технологією виготовлення транзисторів. За час $t_{нак} = 3\tau_{нак}$ процес накопичення завершиться і транзистор перейде у стаціонарний режим.

Якщо тепер у деяку мить часу на вхід ключа подати заперний перепад, струм бази стрибком змінюється до значення $I_{б.зап}$. Під дією останнього на-




Рисунок 10.11

копичений у базі заряд зменшується (розсмоктується). Протягом часу, доки заряд у базі $Q > Q_M$, струм

колектора дорівнює $I_{к.н}$. Тривалість розсмоктування визначається часом, протягом якого заряд Q зменшується від вихідного рівня $Q(0) = \tau_{б} I_{б}'$ до $Q_M = \tau_{б} I_{б.н}$. Тоді з (9.9) маємо час розсмоктування

$$t_{роз} = \tau_{б} \ln \frac{I_{б.зап} - I_{б}'}{I_{б.зап} - I_{б.н}} \quad (10.14)$$

Отже, затримка вимикання, обумовлена розсмоктуванням надлишкового заряду у базі, тим менше, чим менше відпираючий струм у режимі насичення і чим більше заперний струм $I_{б.зап}$.

По закінченні розсмоктування надлишкового заряду режим транзистора відповідає межі

активної області. З цього моменту починається спад колекторного струму за експоненційним законом зі сталою часу τ_6 від струму за початкового значення $I_{к.н}$ до нуля.

Інтервал формування спаду колекторного струму (заднього фронту) за фізикою процесу аналогічний інтервалу формування переднього фронту під час вмикання ключа. Тому з (9.9), враховуючи $Q(\infty) = \tau_6 I_{6.зап}$, $Q(0) = \tau_6 I_{6.н}$, $Q(t_{п.ф}) = 0$, маємо

$$t_{зф} = \tau_6 \ln \frac{I_{6.зап} - I_{6.н}}{I_{6.зап}}, \quad (10.15)$$

тобто тривалість заднього фронту тим менше, чим менше τ_6 і чим більше заірний сигнал.

Разом з колекторним струмом спадає колекторна напруга. В міру замикання транзистора зростає його вхідний опір i , починаючи з моменту, коли останній стає порівняним з R_6 , спадає струм бази.

Перехідні процеси перемикання, що були розглянуті, зображені на рисунку 10.11.

10.4 Різновиди ключових каскадів на біполярних транзисторах

Розглянута нами на рисунку 10.10 схема транзисторного ключа має ряд недоліків: а) використання біполярного сигналу для керування перешкоджує сполученню одностипних ключів (оскільки вихідний сигнал каскаду однополярний); б) низька швидкодія внаслідок насичення транзистора у ввікненому стані (значний час розсмоктування); в) залежність тривалості фронтів прямокутного імпульсу від ступеня насичення транзистора (тобто від коефіцієнта підсилення струму h_{21}).

Зробити вхідний керуючий сигнал однополярним можна, наприклад, за допомогою схеми рисунку 10.12. При нульовому або невеликому додатному значенні вхідного сигналу транзистор замкнено, під час появи достатньої додатної напруги $U_{вх}(t)$ - насичено. Від'ємна напруга на базі для забезпечення стану замикання транзистора утворюється не зовнішнім сигналом, а джерелом постійної напруги зміщення $E_{зм}$. Для цієї схеми умова замикання транзистора




Рисунок 10.12

має вигляд нерівності

$$E_{3M} \frac{R_6}{R_6 + R_{3M}} - I_{K0} \frac{R_6 \cdot R_{3M}}{R_6 + R_{3M}} > 0,$$

звідки $R_{3M} \leq E_{3M}/I_{K0}$. Ця умова повинна виконуватися за будь-яких значень зворотного струму транзистора, у тому числі і в разі $I_{K0} = I_{K0max}$, що відповідає максимальній робочій температурі пристрою. Тоді нерівність $R_{3M} \leq E_{3M}/I_{K0max}$ є умовою надійного замикання транзистора ключа із зовнішнім джерелом зміщення. Умовою насичення транзистора є нерівність

$$R_6 \leq \frac{h_{21e} R_K}{1 + h_{21e} \frac{E_{3M} R_K}{E_{ж} R_{3M}}}$$

Підвищення швидкодії ключів шляхом прискорення перехідних процесів у них є однією з головних задач імпульсної техніки. Адже швидке закінчення процесу перемикання ключа само по собі скорочує період надходження входних сигналів. До того ж зменшується енергія, що розсіюється комутуючими приладами за одне перемикання і тим підвищується припустима частота перемикань при даній середній потужності. Зменшення енергії, що виділяється у вигляді тепла, дозволяє також підвищити щільність монтажу без використання штучного охолодження і зменшити вагу і габарити.

Звичайно, прискорення перехідних процесів можна досягти за рахунок використання більш швидкодіючих комутуючих приладів або за рахунок схемних способів підвищення швидкості зміни заряду бази чи самого рівня заряду.

Ми вже бачили, що неможливо одночасно скоротити $t_{пф}$, $t_{роз}$, $t_{зф}$.

Для отримання мінімальної тривалості цих показників необхідно, щоб прямий струм бази під час вмикання і зворотний струм бази під час вимикання мали короткі викиди, що сприяють якнайшвидшому накопиченню і розсмоктуванню заряду. У стаціонарному ж стані після вимикання струм бази має забезпечувати режим роботи на межі насичення або з заходом у насичення настільки, щоб у найгіршому випадку сполучення відхилень параметрів схеми транзистор не перейшов до активного режиму. Бажану форму входного сигналу зображено на рисунку 10.13 а. Частково таку форму можна досягти за рахунок

введення до схеми так званого прискорюючого конденсатора, як це зроблено на рисунку 10.13 б. Дійсно, коли цього конденсатора немає, під час подавання відпираючого перепаду струм бази $I'_6 = E_r / (R_r + R_6 + h_{11e})$. За наявності конденсатора у закритому стані транзистора струмів у схемі майже немає і конденсатор C розряджений. Тому під час подавання на вхід схеми рисунку 10.13,б відпираючого перепаду струм від E_r минає R_6 і проходить через C на транзистор, в цей час $I''_6 = E_r / (R_r + h_{11e})$, тобто $I''_6 > I'_6$. В міру заряду конденсатора струм бази зменшується до I'_6 .

Таким чином, у схемі рисунку 10.13,б у порівнянні зі схемою рисунку 10.10 під час вмикання виникає перепад більшої амплітуди струму керуючого електрода транзистора, що, природно, веде до більш крутого фронту зростання вихідної напруги.




Рисунок 10.13

Після вимикання транзистора на конденсаторі C ще існує накопичений заряд. Конденсатор розряджається і в міру цього розряду струм бази досягає вихідного рівня. Якщо ємність конденсатора мала, він під час вмикання встигає повністю зарядитися, коли заряд у базі ще не досягнув Q_M , а колекторний струм - значення $I_{к.н}$. Якщо ємність конденсатора дуже велика, після закінчення розсмоктування заряду під час вимикання конденсатор лишається ще зарядженим, що веде до зволікання процесу відновлення вихідного стану. Тому існує деяке оптимальне значення ємності $C \approx \tau / R_6$.

Затримку вимикання, пов'язану з розсмоктуванням надлишкового заряду можна усунути завдяки запобіганню насиченого режиму. Забезпечити ненасичений режим можна обмеженням базового струму транзистора на

рівні $I_{б.н}$. Зробити це безпосередньо відповідним вибором елементів керуючого кола неможливо внаслідок великого розкиду параметрів реальних транзисторів та їх температурній нестабільності. На практиці для цього використовують нелінійний від'ємний зворотний зв'язок (рисунок 10.14).




Рисунок 10.14

Коли ключ закритий, напруга $U_{ке}$ велика, діод замкнений і зворотний зв'язок не діє. Із зростанням вхідного струму зростає струм бази і зменшується потенціал колектора. Коли вхідний струм підвищиться настільки, що $i_b \cdot R_2 = U_{бк}$, діод відмикається і подальше зростання $i_{вх}$ мало впливає на режим транзистора. З початком дії зворотного зв'язку коефіцієнт підсилення струму зменшується, транзистор

лишається працювати в активному режимі на межі насичення. А немає насичення, то немає накопичення надлишкового заряду, немає і його розсмоктування.

Якщо використати діод, що має мале падіння напруги у провідному стані, наприклад діод Шоткі, додатковий резистор R_2 може бути виключено.

10.5 Перемикач струму

Для утворення надшвидкодійчих імпульсних схем транзистори в них




Рисунок 10.15

слід робити насиченими, перепад логічних напруг має бути мінімальним, величини керуючих струмів повинні забезпечувати мінімальний час перемикачання.

Основною схемою перемикача струму є диференційний каскад (рисунок 10.15).

Якщо $U_{вх} = E_{оп}$, обидва транзистори знаходяться в однаковому стані, загальний струм I_0 розподіляється нарівно між VT_1 і VT_2 , вихідні напруги дорівнюють одне одному.

Під час зростання $U_{вх}$ відносно $E_{оп}$

зростає U_{be1} , що веде до зростання i_{k1} і, звичайно, зменшення потенціалу U_{k1} . Одночасно з цим зростання i_{e1} веде до підвищення потенціалу емітерів. Напруга U_{be2} при цьому знижується, що викликає спад i_{k2} і підвищення U_{k2} .

Під час зменшення $U_{вх}$ відносно $E_{оп}$ спостерігається спад i_{k1} і зростання i_{k2} . U_{k1} збільшується, U_{k2} зменшується.

Таким чином, на активній ділянці, коли транзистори відкриті, зміна вхідної напруги веде до перерозподілу загального (практично постійного) струму I_0 між $VT1$ і $VT2$.

Глибокий від'ємний зворотний зв'язок обумовлює те, що колекторний струм кожного з транзисторів не перевищує струм I_0 . Вибором елементів

схеми можна для обох транзисторів досягти умови $I_0 < I_{к.н.}$, тому транзистори не переходять у насичення, отже, перемикання загального струму I_0 від однієї вітки до іншої відбувається дуже швидко.

До того ж, для керування пристроєм є потрібним перепад напруги вельми малої величини.

10.6 Ключі на польових транзисторах

Основна схема ключа на польовому транзисторі мало відрізняється від раніше розглянутого біполярного. В обох випадках схема забезпечує підсилення напруги та інверсію вхідного сигналу. Однак специфіка властивостей польового транзистора дещо видозмінює характеристики передавання пристрою.

Керування електричним полем, на відміну від керування струму, дозволяє мінімізувати потужність, споживану для підтримки стаціонарних станів.

Оскільки польовий транзистор зберігає свої характеристики під час зміни полярності напруги між стоком і витоком, вхідна напруга схем комутації може змінювати свою полярність.

Струм польового транзистора визначається тільки рухом основних носіїв заряду, тому перехідні процеси у такому транзисторі обумовлені лише процесом перезарядження відповідних ємностей.

З іншого боку сам польовий транзистор володіє гіршими ключовими властивостями у порівнянні з біполярним. Головні позитивні якості польових транзисторів - більш висока технологічність і можливість виготовлення на одному підшарку великої кількості приладів з ідентичними параметрами.

Крім того, польові транзистори мають високий вхідний опір і практично не споживають потужність у вхідному колі.

Якщо схема виконується за інтегрованою технологією, то вигідніше як навантаження ключового транзистора VT1 використати не резистор, а навантажний транзистор VT2 (рисунок 10.16), у якого заслін і стік замкнені. Оскільки ВАХ транзистора VT2 нелінійна, схему рисунку 10.16 називають ключем з нелінійним навантаженням.

Недоліком схеми рисунку 10.16 є те, що у ввімкненому стані через ключ проходить постійний струм, пропорційний опору навантаження у колі стоку. У той же час під час послідовного вмикання декількох ключів цей струм не є принципово необхідним, бо усталений вхідний струм польового транзистора




Рисунок 10.16




Рисунок 10.17

майже дорівнює нулю. Цього недоліку можна уникнути, виконавши ключ на комплементарних транзисторах (рисунок 10.17). У цій схемі реалізується протифазне керування транзисторами ключа і неможливо визначити ключовий і навантажний транзистори. Під час низького рівня вхідного сигналу транзистор VT2 з р-каналом - відкритий, а транзистор VT1 з n-каналом - закритий. Вихідна напруга, що знімається зі стоків обох транзисторів, приблизно дорівнює $E_{ж}$. Під час високого рівня вхідного сигналу транзистор VT1 - відкритий, а транзистор VT2 - закритий, тобто вихідна напруга близька до нуля. Основною позитивною якістю цієї схеми у порівнянні з попередньою є те, що у статичному стані один з транзисторів завжди закритий, тому споживана від джерела живлення потужність є дуже низькою.

11 ЛОГІЧНІ ЕЛЕМЕНТИ

11.1 Загальні відомості

Як ми вже бачили, логічна операція полягає у перетворенні за певними правилами вхідної цифрової інформації у вихідну. Логічні функції, з якими ми вже мали справу, виконують певні логічні операції (перетворення).

Електронну схему, що становить собою деяку сукупність компонентів і виконує певну функцію (операцію), можна вважати елементом ЕОМ. Такі елементи правлять за основу для створення цифрових обчислювальних машин і автоматів дискретної дії.

За функціональним призначенням ці елементи розподіляють на логічні, допоміжні, спеціальні, елементи пам'яті.

Логічні елементи, яким присвячений даний розділ, призначені для логічного перетворення інформації, що подається у вигляді двійкових чисел. Логічні елементи як реалізатори певних функцій розподіляють на:

- 1) кон'юнктори (елементи І), що реалізують операцію логічного множення;
- 2) диз'юнктори (елементи ЧИ), що реалізують операцію логічного додавання;
- 3) інвертори (елементи НЕ), що реалізують операцію логічного заперечення.

Відповідне графічне позначення перелічених елементів зображено на рисунку 11.1 а,б,в.




Рисунок 11.1

Правила виконання логічних операцій цими елементами для двох змінних такі:

I	ЧИ	НЕ
0·0=0	0+0=0	
0·1=0	0+1=1	$\bar{0}=1$
1·0=0	1+0=1	$\bar{1}=0$
1·1=1	1+1=1	

Інакше кажучи, під час виконання операції ЧИ високий вихідний сигнал $F = 1$ має місце, якщо хоча б на один з входів подано сигнал 1, а під час виконання операції І $F = 1$ тільки тоді, коли на всі входи одночасно подаються одиниці.

У відповідності до способів кодування інформації (у вигляді потенціальних рівнів, що відрізняються, або імпульсних сигналів, наявність чи відсутність яких відповідає логічним 1 і 0) елементи розподіляють на *потенційні* та *імпульсні*. Можливий і змішаний спосіб кодування інформації, а елементи, що його реалізують, називають *імпульсно-потенційними*.

За полярністю логіки відрізняють елементи *додатної* (позитивної) і *від'ємної* (негативної) логіки. У додатній логіці значенню логічної 1 ставлять у відповідність більше, а значенню логічного 0 - менше значення напруги або струму. У від'ємній логіці навпаки - більшим значенням електричного сигналу відповідають значення логічного 0, меншим - логічної 1. Це визначення справедливе для будь-яких напрямків протікання струмів.

За способом передавання інформації логічні елементи бувають *асинхронними*, *тактованими* (*синхронними*, *синхронізованими*) та *полісинхронними*. В асинхронних час передавання інформації через схему визначається власним часом затримки. У тактованих інформація квантується у певні моменти часу, що встановлюються тактовою частотою роботи зовнішнього пристрою. У полісинхронних передавання і перетворення інформації залежить від послідовності синхронізуючих сигналів.

Слід зауважити, що під час потенційного способу подання інформації значення логічної змінної може бути визначеним у будь-яку довільну мить часу. Під час імпульсного це може бути зробленим тільки у точно визначені дискретні моменти часу. Інакше кажучи, під час потенційного подавання можливі як синхронне, так і асинхронне знімання інформації, під час імпульсного можливе лише синхронне.

Ми у подальшому зупинимося, головним чином, на потенційній позитивній логіці, яка дістала найбільше розповсюдження на практиці.

У залежності від технології виготовлення і схемотехнічних особливостей відрізняють транзисторну логіку з резисторним зв'язком (РТЛ), транзисторну логіку з безпосереднім зв'язком (БЗТЛ, ТЛБЗ), діодно-транзисторну логіку (ДТЛ), транзисторно-транзисторну логіку (ТТЛ), інтегральну інжекційну логіку (І²Л), емітерно-зв'язану логіку (ЕЗЛ) тощо.

Параметри, якими описують логічні елементи, характеризують або логічні можливості під час використання, або деякі електричні величини, які можливо вимірювати на зовнішніх електродах, або режими вимірювань, або техніко-економічні показники.

Усі параметри ключових схем, розглянуті раніше, притаманні й логічним елементам, бо електронні ключі у тому чи іншому вигляді є базою для побудови останніх. Але є й свої особливості.

Основні статичні параметри логічних елементів такі:

- коефіцієнт розгалуження по виходу K_p (навантажна здатність) - максимальна кількість одиничних навантажень, які можна одночасно підключити до виходу інтегрованої схеми; одиничне навантаження - єдиний вхід аналогічного елемента;

- коефіцієнт об'єднання по вході $K_{об}$, що характеризує максимальну припустиму кількість входів, за якими реалізується логічна функція;

- заводостійкість $U_{зав}$, що характеризує максимальну припустиму напругу статичної завади на вході мікросхеми, за якої зберігається працездатність елемента;

- споживана потужність, як і раніше $P_{сп.сер} = (P_{сп}^1 + P_{сп}^0)/2$;

- вхідні та вихідні струми логічних 1 і 0: $I_{вх}^1, I_{вх}^0, I_{вих}^1, I_{вих}^0$;

- вихідні напруги логічних 1 і 0: $U_{вих}^1, U_{вих}^0$;

- логічний перепад $\Delta U_{л} = U^1 - U^0$;

- пороги перемикання $U_{п}^0, U_{п}^1$.

Динамічні параметри логічних елементів такі:

- час переходу із стану логічного нуля у стан логічної одиниці $t^{0,1}$;

- час переходу із стану логічної одиниці у стан логічного нуля $t^{1,0}$;

- час затримки вмикання $t_{зт}^{1,0}$ і час затримки вимикання $t_{зт}^{0,1}$;

- час затримки поширення під час вмикання $t_{ЗТ.П}^{1,0}$, під час вимикання $t_{ЗТ.П}^{0,1}$ і середній час затримки поширення $t_{ЗТ.П.С} = (t_{ЗТ.П}^{0,1} + t_{ЗТ.П}^{1,0})/2$;

- робота перемикання $A_{П} = P_{СП} \cdot t_{ЗТ.П.С}$.

Крім параметрів, логічні елементи характеризуються також звичайними вхідними, вихідними і передавальними характеристиками.

Зростання навантажної здатності поширює можливості застосування ІС, зменшує кількість корпусів електронної апаратури. Водночас деякі параметри ІС погіршуються: знижується швидкість і завадостійкість і зростає споживана потужність.

Промисловість виробляє логічні елементи у вигляді серій інтегрованих схем, які утворюють функціонально повну схему "І-НЕ" або "ЧИ-НЕ".

11.2 Резисторно-транзисторна логіка (РТЛ)




Рисунок 11.2

Логічні елементи, що відносяться до групи РТЛ, були першими логічними елементами, орієнтованими на інтегроване виконання. Схема типового РТЛ, що реалізує підсумовування струмів у базі біполярного ключа, наведена на рисунку 11.2. Транзистор у цій схемі інвертує базовий сигнал. Якщо схема має реалізувати логічну функцію "ЧИ-НЕ", струм I_1 не повинен дорівнювати $I_{БН}$, у схе-

мі "І-НЕ" керуючий струм бази має забезпечувати перемикання і насичення біполярного транзистора. Тому схемно РТЛ "І-НЕ" і "ЧИ-НЕ" можуть і не відрізнятися. Проблема у тому, що величина керуючого струму залежить не тільки від величини вхідної напруги і відповідного їх вхідного опору (як було у найпростішому ключі), але й від величини вхідних напруг на інших входах схеми (і їх комбінації).

Завдостійкість логічних схем РТЛ визначається значенням коефіцієнтів розгалуження і об'єднання, граничними відхиленнями параметрів схемних елементів і напруг, заданою швидкодією схеми. Практично усі проблеми РТЛ були пов'язані з неминучим відгалуженням керуючих струмів у нефункціональні (відносно входу, що розглядається) вхідні кола.

11.3 Транзисторна логіка з безпосереднім зв'язком (БЗТЛ, ТЛБЗ)

В основі БЗТЛ є насичений інвертуючий транзисторний ключ (рисунок 11.3), що реалізує функцію "І-НЕ" (рисунок 11.3 а) і "ЧИ-НЕ" (рисунок 11.3 б). Основна ідея БЗТЛ полягає у підсумовуванні (відніманні)




Рисунок 11.3

провідностей (опорів) у вихідних колах напівпровідникових цифрових ключів (у РТЛ це відбувалося у вхідному колі) в залежності від комбінації двійкових кодів у вхідних колах.

Позитивна якість БЗТЛ - простота. Розглянемо логіку елемента на прикладі рисунку 11.3 б. Нехай у вихідному стані на усіх входах напруга відповідає рівню логічного 0. Усі транзистори закриті, вхідна напруга дорівнює майже $E_{ж}$, тобто відповідає логічному рівню 1.

Нехай тепер напруга на першому вході зростає. В міру її зростання транзистор VT1 входить в активну ділянку, а потім і у насичення. Вихідна напруга знижується до рівня логічного 0.

Принциповий недолік БЗТЛ пов'язаний з сильною залежністю процесів у схемі від характеристик транзисторів, що відбивається у зміні рівнів сигналів зі зміною кількості входів і навантаження. Від опору базових кіл транзисторів залежить споживана потужність і середня затримка сигналу.

11.4 Діодно-транзисторна логіка (ДТЛ)

Схема базового елемента ДТЛ в інтегрованому виконанні наведена на рисунку 11.4. Якщо на усіх входах діють 1, діоди VD1-VDM закриті, через R1 і VD_{ЗМ} від джерела живлення проходить великий струм




Рисунок 11.4

$$\frac{E_{\text{ж}} - U_{\text{бс}}}{R1 + R_{\text{ДЗМ}}} - \frac{E_{\text{ЗМ}} - U_{\text{бс}}}{R2} = I_{\text{б}}$$

Транзистор насичений, напруга на його колекторі низька. Якщо хоча б на один з входів подали 0, відповідний діод відкривається, струм від джерела живлення через R1 замикається на цей діод, транзистор закривається і логічний рівень вихідної напруги дорівнює 1. Схема реалізує логічну функцію "І-НЕ".

На відміну від РТЛ тут керуючі струми транзисторного ключа не залежать від коефіцієнта об'єднання, а їх конкретні значення задаються величинами R1 і R2.

Діоди зміщення VD_{3M} призначені для підвищення завадостійкості ІС, вони запобігають передаванню відпираючої завади амплітудою менше $2U_{відп.3M}$ на вхід транзисторного ключа.

Вхідні діоди $VD1-VDM$, крім виконання логічної функції "І", одночасно забезпечують розв'язання вхідних кіл одне від одного.

Типові значення коефіцієнтів розгалуження для елементів ДТЛ: $K_p \leq 4 + 6$ (у схемах зі складним інвертором досягає 20); $K_{об} \leq 6 + 10$ (обмежується припустимою величиною сумарної паразитної ємності, що шунтує вихід схеми), $t_{зт.п.с}$ порядку десятків наносекунд; споживана потужність $P_{сп} = 10 + 20$ мВт.

Істотний недолік схеми на рисунку 11.4 пов'язаний з високим вихідним опором у закритому стані. Крім того, у процесі вмикання не може бути забезпеченим достатньо високий вихідний струм для зарядження навантажної ємності, оскільки у цьому випадку ємність утворює з колекторним резистором диференціувальне RC-коло, яке надає передньому фронту вихідного сигналу експоненційну форму, що веде до зниження швидкодії. Для усунення цих недоліків до виходу підключають складні інвертори.

11.5 Транзисторно-транзисторні логічні елементи (ТТЛ)

Елемент ТТЛ з'явився як результат розвитку елемента ДТЛ завдяки заміні матриці діодів багатоемітерним транзистором (БЕТ), (рисунок 11.5). Схема складається з багатоемітерного транзистора $VT1$ (товщина його бази невелика, що обумовлює можливість дифузії на кожній з ділянок між колектором і емітером, і навпаки, взаємодія між емітерами через ділянки бази практично відсутня) та інвертуючого транзистора $VT2$. За принципом дії ця схема цілком аналогічна схемі рисунку 11.4.

Якщо на усі входи подається 1 (звичайно це близько 3.5 В), струм через $R1$ і колекторний перехід $VT1$ проходить на базу $VT2$ і відкриває його. Якщо хоча б на одному вході присутній 0, транзистор $VT2$ закритий.

Подамо тепер на M_0 входів нулі, а на інші $M - M_0$ входів - одиниці.

Коли $U_{вх} = U^0 \approx 0$, відповідні M_0 вхідних емітерних переходів $VT1$ відкриті і потенціал його бази $U^* \approx 0,6 + 0,8$ В. Колекторний перехід $VT1$ відкритий і потенціал на базі $VT2$ дорівнює $U_{б2} = U_{вх} + U_{к1н} < U^*$, де




Рисунок 1.5

$U_{к1н}$ - залишкова напруга на насиченому транзисторі VT1. Транзистор VT2 закритий і на виході схеми $U_{вих} =$

$$U^1 = E_{ж} - I_N^1 \cdot R_2,$$

де I_N^1 - струм, що віддається у навантаження. Струм бази VT1

$$I_{61} = \frac{E_{ж} - U^* - U_{вх}}{R_1} \approx \frac{E_{ж} - U^*}{R_1}$$

Оскільки колекторний перехід БЕТ відкритий, то $M - M_0$ закритих емітерних переходів працюють в інверсному режимі. Через ці переходи проходять інверсні входні струми $I_{вх}^1 = h_{21e1} \cdot I_{61}$, де h_{21e1} - інверсний коефіцієнт підсилення для кожного з емітерів БЕТ.

Через кожний з відкритих емітерних переходів проходять струми

$$I_{вх}^0 = \frac{I_{61} + (M - M_0) I_{вх}^1}{M_0}$$

Під час збільшення $U_{вх}$ потенціали бази VT1 і VT2 зростають. Коли U_{62} досягне величини напруги відпирання емітерного переходу ($U_{62} \approx U^*$), транзистор VT2 відкривається і напруга $U_{вих}$ зменшується. Відбувається це, коли $U_{вх}$ досягає значення порога перемикання $U_{пор} = U^* - U_{к1н}$.

Потенціал бази VT1 встановлюється на рівні $U_{61} \approx 2U^*$ і під час подальшого збільшення $U_{вх}$ усі емітерні переходи БЕТ запираються. Транзистор VT1 працює в інверсному режимі і через його колекторний перехід до бази транзистора VT2 надходить струм

$$I_{62} = I_{6н2} = I_{61} (1 + M h_{21e1}) = \frac{(1 + M h_{21e1})(E_{ж} - 2U^*)}{R_1},$$

який викликає насичення транзистора VT2. На вході схеми встановлюється низький потенціал U^0 , що дорівнює остаточній напрузі на насиченому VT2: $U_{к2н} = U_{кe2} + r_{кш} I_{кн2}$, де $r_{кш}$ - об'ємний опір колекторного шару.

Колекторний струм насиченого транзистора VT2 дорівнює сумі струму, що проходить через R2, і струму, що надходить від навантаження:

$$I_{\text{КН2}} = I_{\text{Н}}^0 + I_{\text{R2}} = I_{\text{Н}}^0 + \frac{E_{\text{ж}} - U^0}{R2} \approx I_{\text{Н}}^0 + \frac{E_{\text{ж}}}{R2}$$

Різниця напруг на переходах насиченого транзистора

$$U_{\text{Кс}} = m\phi_{\text{T}} \cdot \ln \frac{h_{21e2} + S_2(h_{21e2} + 1)}{h_{21e2}(S_1 - 1)}$$

де $S_2 = h_{21e2} I_{\text{БН2}} / I_{\text{КН2}}$ - коефіцієнт насичення. Щоб дістати достатньо малі значення $U_{\text{Кс}}$ і, відповідно, $U^0 = U_{\text{К2Н}}$, які потрібні для забезпечення необхідної завадостійкості $U_{\text{П}}^+$, ступінь насичення транзистора повинна бути забезпеченою з певним запасом, тому обирається

$$S_2 = \frac{h_{21e2} I_{\text{БН2}}}{I_{\text{КН2}}} \geq S_{\text{min}} > 1,$$

де $S_{\text{min}} = 1,2 + 1,5$. При цьому $U^0 \approx (0,1 + 0,2) \text{В}$.

Завадостійкість

$$U_3^+ = U^* - U_{\text{К1Н}} - U^0, \quad U_3^- = U^1 - U^* - U_{\text{К1Н}}$$

Залишкова напруга

$$U_{\text{К1Н}} = U_{\text{Кс1}} = m\phi_{\text{T}} \cdot \ln \frac{1 + Mh_{21e1}}{M_0 h_{21e1}}$$

Для зменшення $U_{\text{К1Н}}$ доцільно збільшувати h_{21e1} . Проте, при цьому зростають вхідні струми, що веде до зниження коефіцієнта розгалуження $K_{\text{р}}$. Компроміс (найкраще сполучення параметрів) досягається при $h_{21e1} \approx 0,005 + 0,05$. У цьому випадку $U_{\text{К1Н}} \approx 0,1 + 0,2 \text{В} = U^0 \approx 0,2 U_{\text{пор}}$, а $K_{\text{р}} \geq 4 + 5$.

Взагалі коефіцієнт розгалуження

$$K_{\text{р}} > \frac{R1 E_{\text{ж}} - U_{\text{К1Н}} - U_3^-}{R2 E_{\text{ж}} - U^*}$$

зростає під час збільшення відношення $R1/R2$.

Споживана потужність

$$P_{\text{СП}} = E_{\text{ж}} \left(\frac{E_{\text{ж}} - 1,5U^*}{R1} + \frac{E_{\text{ж}}}{2R2} \right)$$

Процес перемикання складається з декільких етапів.

Відпирання VT2. Під час надходження на M_0 входів додатного перепаду напруги відповідні емітерні переходи VT1 запираються. Потенціали $U_{\beta 1}$ і $U_{\beta 2}$ збільшуються внаслідок заряду паразитних і монтажних ємностей. Ємність $C1$ складається з ємностей M закритих емітерних переходів ($MC1$) і паразитних ємностей $C_{П1}$ металевих з'єднань та ізоляції резистора $R1$, що підключені до бази VT1. Ємність $C2$ складається з емітерної та колекторної ємностей транзистора VT2 і паразитних ємностей $C_{П2}$ металевих з'єднань та ізоляції БЕТ, що підключені до бази транзистора VT2.

Час відпирання

$$t_p \approx \tau_0 \frac{U^* - U^0 - U_{К1Н}}{E_{Ж} - U^*},$$

де $\tau_0 = R1(MC_{e1} + C_{П1} + C_e + C_k + C_{П2})$.

Спад вихідного потенціалу до порога перемикання $U_{пор}$. Після відпирання VT2 схема працює як транзисторний ключ зі спільним емітером в активному режимі. До бази VT1 надходить струм $I_{\beta 2Н}$, його колекторний струм зростає, а вихідний потенціал зменшується, починаючи з $U^1 \approx E_{Ж}$:

$$U_{вих} = E - h_{21e2} \cdot I_{\beta 2Н} \cdot R2 \cdot (1 - e^{-\frac{t}{\tau_0}}).$$

Час спаду

$$t_c \approx \tau_c \frac{E_{Ж} - U^*}{E - 2U^*},$$

де $\tau_c = R1(C_k + C3/h_{21e1})$ - стала часу спаду.

Розсмоктування надлишкового заряду відбувається під час подавання на входи від'ємного перепаду. Час розсмоктування

$$t_p \approx \tau_p \ln\left(1 + \frac{I_{\beta 2Н}}{I_{К02}}\right),$$

де $\tau_p \approx 10 \div 20$ нс - стала часу розсмоктування.

У схемі на рисунку 11.5 незалежно від її стану колекторний перехід БЕТ завжди лишається відкритим. Тому під час запирання інвертора VT2 транзистор VT1, відбираючи струм з бази VT2, прискорює розсмоктування

носіїв. Таке прискорення розсмоктування носіїв і надійне запирання інвертора можливі внаслідок відсутності діодів зміщення (як було у схемі рисунку 11.4). Тому такі позитивні якості схеми рисунку 11.5 досягаються ціною зменшення її завадостійкості. Проте, функції одного з діодів зміщення виконує колекторний перехід БЕТ. Другим елементом зміщення є емітерний перехід одного з транзисторів так званого складного інвертора, що входить до складу типового базового елемента ТТЛ (рисунк 11.6). Ця схема, по суті, має три каскади: вхідний БЕТ VT1 резистором R1 і діодами $VD_0 \div VD_{n-1}$ (цей каскад реалізує логічну операцію "Т"); фазорозщеплювач на транзисторі VT2 з колом нелінійної корекції VT3, R3, R4; двотактний вихідний підсилювач на транзисторах VT4, VT5 і діоді VD_n .

Використання складного інвертора підвищує його завадостійкість і навантажну здатність.




Рисунок 11.6

Якщо маємо на усіх входах схеми рисунку 11.6 високий потенціал, VT1 працює в інверсній активній області. Струм колектора БЕТ відпирає VT2. Тоді відпирається і VT5, а VT4 буде закритим. Якщо хоча б один з емітерів БЕТ зміщено у прямому напрямку, VT2 і VT5 запираються, але відпирається VT4. Схема, як і раніше, виконує операцію "І-НЕ":

$y = x_0 x_1 \dots x_{n-1}$. Оскільки незалежно від стану елемента один з вихідних транзисторів

(або VT4, або VT5) проводить струм, така ІС має більш високу навантажну здатність і може забезпечити швидке перезарядження паразитних ємностей навантаження. Емітерний перехід VT2 при цьому відіграє роль діода зміщення.

Діоди $VD_0 \div VD_{n-1}$ у вхідному колі захищають елемент від появи на його вході неприпустимих напруг від'ємної полярності.

Нелінійне коло корекції R3, R4 і VT3 дозволяє збільшити швидкодію елемента і приблизити його перехідну характеристику до прямокутної форми.

Резистор R5 включено для обмеження струму через VT4 під час перехідного процесу (оскільки під час перемикавання виникають великі перепади струмів, що викликають коливання у колах джерел живлення і перевантаження транзисторів).

Бажання зменшити час розсмоктування веде до використання в логічних елементах діодів і транзисторів Шоткі (рисунок 11.7). Діоди Шоткі вклю-




Рисунок 1.7

чено до транзисторів у кола нелінійного зворотного зв'язку, як це було зроблено у розділі 10.4. Під час дії вхідного імпульсу діод Шоткі відкривається раніше, ніж колекторний перехід транзистора, запобігаючи накопиченню надлишкового заряду в його базі. Накопичення у самому діоді Шоткі не відбувається, оскільки струм цього діода обумовлений переносом основних носіїв заряду.

Робота транзистора з діодом Шоткі в активному режимі веде до зростання напруги на його переходах, що дещо знижує споживану елементом потужність.

Дане схематичне рішення реалізується у різновидах логічних елементів, що іменують ТТЛШ.

Типові значення параметрів ТТЛ-елементів: $K_p = 10 \div 15$, $K_{06} \leq 8$, $P_{сп.с} = 10 \div 30$ мВт.

11.6 Емітерно-зв'язані логічні елементи (ЕЗЛ)

Причиною появи логічних елементів ЕЗЛ було бажання підвищити

швидкодію цифрових пристроїв. Як ми бачили вище, основними причинами інерційності ключів, що виконані на біполярних транзисторах, є час розсмоктування неосновних носіїв і стала часу перезарядження вихідної ємності. Якщо перше можна виключити за рахунок нелінійного від'ємного зворотного зв'язку, то цілком позбавитись другого неможливо. Під час незмінного постійного струму перезаряду вихідної ємності транзистора тривалість його переходу від стану логічного 0 до стану логічної 1 може бути зменшена лише за рахунок зменшення логічного перепаду. Цей принцип і використано під час побудови елементів ЕЗЛ.

Основою базового логічного елемента ЕЗЛ є перемикач струму (рисунки 10.15). Логічна функція у найпростішому варіанті реалізації забезпечується у лівому плечі диференційного каскаду перемикача (рисунки 11.8). В емітерному колі диференційного каскаду VT_3 , VT_5 задається постійний струм I_0 , постійність якого підтримується або шляхом включення до кола емітерів порівняно високоомного резистора R , або шляхом використання транзисторного ГСС. Значення I_0 вибирають так, щоб у нормальному режимі роботи елемента виключалося насичення транзисторів, утворюючих перемикач.

Керування перемикачем відбувається подаванням сигналів на бази VT_1 ,




Рисунок 11.8

VT_2 , VT_3 . На базу VT_5 подається опорна напруга $E_{оп}$, достатня для того, щоб під час запертих $VT_1 - VT_3$, весь струм I_0 проходив через VT_5 .

Тоді під час подавання на всі входи логічного 0 транзистори VT1, VT2, VT3 заперті і $F1=1$, а $F2=0$. Під час подавання 1 хоча б на один вхід відповідний транзистор відпирається, встановлюючи $F1=0$, $F2=1$. Таким чином, на виході F1 реалізується логічна функція «ЧИ-НЕ», а на виході F2 - функція «ЧИ».

Під час послідовного з'єднання таких перемикачів колекторні потенціали неможна безпосередньо використовувати як вихідні напруги для керування наступним ІС, оскільки вони перевищують рівні відповідних потенціалів на входах. Для нормальної роботи здійснюють зсув рівня колекторних потенціалів включенням емітерних повторювачів на VT4, VT6 на величину напруги $U_{\text{сб}}$. Включення цих повторювачів також зменшує вихідний опір, що сприяє підвищенню навантажної здатності елемента і його швидкодії.

Емітерний повторювач може виконувати функцію зсуву рівня не тільки на виході, але й на вході схеми (рисунок 11.9). Тут коефіцієнт об'єднання $K_{\text{об}}$ завжди визначений.

Перемикач будується на транзисторах VT4, VT5. Для вводу інформації включені вхідні повторювачі на VT1, VT2, VT3. Вихідні сигнали знімаються без повторювачів.

Таке переставлення повторювачів місцями підвищує швидкодію ІС, тому що у схемі рисунку 11.9 це тепер повторювачі напруги, а не струму, і внаслідок більш низького вихідного опору і меншій $C_{\text{вх}}$ мають меншу інерційність.

Струм для емітерних кіл перемикача на рисунку 11.9 задається джерелом струму на VT6, VT7. Транзистори VT9, VT10 являють собою динамічне навантаження.

Такі схеми дістали назву емітерно-емітернозв'язаної логіки (ЕЕЗЛ або E^2ZL).

Логічні елементи ЕЗЛ володіють найбільш високою швидкістю з усіх існуючих логічних елементів, що обумовлено роботою транзисторів в активному режимі. Внутрішня симетрія забезпечує практичну відсутність зміни споживаного струму під час перемикачання. Низький рівень внутрішніх завад дозволяє зменшити перепад $\Delta U_{\text{л}}$ логічних рівнів і, як наслідок, зменшити тривалість перехідних процесів перезарядження паразитних ємностей.

Типові значення параметрів: $K_{\text{об}} \leq 5$, $K_{\text{р}} \leq 15$.

Недоліки ЕЗЛ-елементів: значна споживана потужність, низька заводо-
стійкість.




Рисунок 11.9

11.7 Інтегрована інжекційна логіка (I^2L)

У загальному випадку для реалізації найпростішого інвертора потрібні три схемних елементи: перемикальний і навантажний елементи, а також джерело живлення (рисунок 11.10). Звичайно цими елементами у біполярних ІС є, відповідно, біполярний транзистор, навантажний резистор і джерело живлення. Замінивши джерело напруги і навантажний елемент на деякий узагальнений генератор струму і підключивши цей генератор до входу перемикального елемента, дістанемо схему на рисунку 11.11.

Взагалі до основи інжекційного живлення покладено такі два принципи. Перший полягає у новій організації кола живлення, що дозволяє безпосередньо інjektувати рухомі носії заряду до бази перемикального транзистора, включеного за схемою зі спільним емітером. Інкєкція надлишкових носіїв заряду веде до зміщення емітерного переходу перемикального транзистора у прямому напрямку. Це дозволяє відмовитись від традиційного способу живлення кола бази і колектора транзистора через резистори, які обмежують струм, споживаний від джерела живлення, розсіюючи додаткову потужність і знижуючи якість пристрою у цілому.




Рисунок 11.10




Рисунок 11.11

Другий принцип - функціональна інтеграція робочих областей біполярних транзисторів доповнюючого типу провідності. При цьому істотно підвищується щільність компонування елементів на кристалі завдяки скороченню кількості ізольованих областей, отворів під контакт і кількості металізованих внутрішніх з'єднань.

Реалізація інжекції надлишкових носіїв може бути пов'язаною з додатковою областю, так званім *інжектором*, що розташований поблизу області бази транзисторної структури. Інкєкція нерівноважних носіїв через спеціальний інжекторний перехід, зміщений у прямому напрямку, дозволяє різко знизити напругу живлення до величини, що відповідає прямій напрузі на переході (0,6-0,7В для кремнієвих переходів і 0,3-0,4В для германієвих). Конструктивно коло живлення інжекційного пристрою може бути реалізованим у вигляді генератора струму (як це зображено на рисунку 11.11). Оскільки транзистор у схемі з загальною базою має вихідні характеристики, що близькі до джерела струму, причому I_K практично постійний у діапазоні значної зміни U_{KE} , то для побудови потрібного генератора струму використовується транзисторна структура, що включається зі спільною базою.

Найпростіша структура транзистора з інжекційним живленням і її топологічна еквівалентна схема наведені на рисунку 11.12 а,б. Емітерна область VT_1 , що називається інжектором (I), підключається до додатного джерела живлення, до того ж напруга цього джерела може лише ледве перевищувати величину падіння напруги на прямозміщеному переході. Загальна область n-типу править за базу VT_1 і емітер VT_2 і підключається до "землі". Колектор VT_1 і база VT_2 також являють собою єдину область p-типу. Горизонтальний

транзистор р-п-р- типу VT1 утворюється областями р₁-п₁-р₂, а вертикальний VT2 - областями п₁-р₂-п₂. Таким чином, перемикальний VT2 - багатоколек-




Рисунок 11.12

Торний транзистор (БКТ), зовнішній базовий контакт Б є входом схеми на рисунку 11.12 б. Якщо до входу подати 0, струм, що задається транзистором VT1, відводиться у вхідне коло. Транзистор VT2 закритий. Вихідні

напруги на К₁ і К₂, що відповідають логічній 1, дорівнюють напругі на прямозміщеному переході наступного каскаду. Якщо до входу подати 1, VT2 відкривається і вихідна напруга дорівнює напругі між колектором і емітером насиченого перемикального транзистора VT2, тобто відповідає логічному 0.

Логічні схеми на базі Г²Л-вентилів можуть виконуватися у різних базисах. Базис "ЧИ-НЕ" реалізується "монтажним" об'єднанням виходів потрібної кількості інверторів.

Якщо напруги сигналів на усіх входах схеми (рису-




Рисунок 11.13

нок 11.13) відповідають рівню логічного 0, струм, що задається транзистором VT1, відводиться з баз інших транзисторів у вхідні кола і транзистори VT2, VT3, VT4 закриті. Вихідні напруги кожного з VT2 - VT4 відповідають рівню 1. Якщо хоча б на одному вході присутня логічна 1, відповідний транзистор включається і вихідна напруга відповідає рівню логічного 0, реалізуючи функцію $Y = \overline{x_1 + x_2 + x_3}$. На додаткових поодиноких виходах реалізовані інверсії.

Якщо прийняти за входи схеми колектори попередніх транзисторів, а кожний колекторний вихід навантажується тільки на один вхід аналогічного елемента, то монтажним об'єднанням колекторів n-p-n-транзисторів можна реалізувати операцію "І". Таким чином, якщо не є потрібним гальванічне відокремлення вхідних і вихідних сигналів, то логічна операція "І" виконується без будь-яких додаткових схемотехнічних витрат простим об'єднанням відповідних виходів елемента.

Тим самим І²Л дозволяє максимально уніфікувати структуру інтегрованої схеми, знизивши площу її кристалу. Схеми І²Л мають $K_p = 4 + 5$ і найменшу споживану потужність з усіх біполярних ІС.

11.8 Логічні елементи на МДН-транзисторах

Схеми на транзисторах МДН-типу складають значну частину виробів, що випускаються електронною промисловістю. На їх базі будуються більшість ІС великого та середнього ступенів інтеграції. Вони займають домінуюче положення під час створення таких функціонально закінчених вузлів, як постійні й оперативні запам'ятовуючі пристрої, електронні калькулятори і мікропроцесори.

У логічних елементах найбільш поширене використання знаходять польові транзистори з індукованим каналом. Ключові каскади на таких транзисторах можна з'єднувати безпосередньо без будь-яких елементів зв'язку.

Основою для побудови базових логічних схем на МДН-транзисторах є інвертори, розглянуті нами раніше. Якщо керуючий транзистор замінити групою з послідовно з'єднаних транзисторів, то одержимо комірку, що виконує операцію "І-НЕ" (рисунок 11.14). Якщо керуючий транзистор замінити групою паралельно з'єднаних транзисторів, одержимо схему, що виконує логічну операцію "ЧИ-НЕ" (рисунок 11.15).

Якщо у схемі рисунку 11.14 потенціал хоча б одного з вхідних транзисторів VT1, VT2, VT3 менше порогового $U_{пор}$, цей транзистор закритий,

не проводять струму і інші вхідні транзистори. І тільки коли одночасно відкриваються транзистори VT1, VT2, VT3, інтегрована схема переходить у відкритий стан.

Якщо у схемі рисунку 11.15 на усіх входах діє логічний 0, на виході маємо 1. Коли вхідний потенціал на заслоні хоча б одного з цих транзисторів




Рисунок 11.14




Рисунок 11.15

перевищать $U_{пор}$, цей транзистор відкривається і вихідний потенціал зменшується до рівня логічного 0.

У схемі рисунку 11.14 рівень логічного 0 визначається сумарним опором послідовно включених транзисторів, тому необхідно забезпечувати для кожного з них менший опір, ніж у схемі рисунку 11.15. Досягається це за рахунок збільшення геометричних розмірів структури вентиля. До того ж завадостійкість елементів "ЧИ-НЕ" вище, ніж "І-НЕ", тому на практиці віддають перевагу елементам "ЧИ-НЕ".

Вхідні струми в МДН-елементах майже відсутні, тому коефіцієнт розгалуження виявляється дуже великим. На практиці K_p обмежується зменшенням швидкодії внаслідок збільшення ємності навантаження.

Внаслідок наявності великих вхідних ємностей, на перезарядження яких витрачається певний час, МДН-елементи поступаються у швидкодії біполярним.

Логічні елементи на КМДН-транзисторах мають більш високу швидкодію, високу навантажну здатність ($K_p \geq 15 + 20$), високу ефективність використання джерела живлення. Ці елементи не чутливі до змін напруги джерела живлення.

В ІС на КМДН-транзисторах операція "І-НЕ" реалізується шляхом послідовного включення вхідних транзисторів (рисунок 11.16), а операція "ЧИ-НЕ" - паралельним включенням (рисунок 11.17). При цьому на кожний вхід потрібні два транзистора, що утворюють ключовий елемент.




Рисунок 11.16




Рисунок 11.17

У схемі рисунку 11.11 під час надходження $x_1 = 1$ відкривається VT1, а пов'язаний з ним через заслін VT3 закривається. На виході схеми формується 0. Коли $x_1 = x_2 = 0$, обидва транзистори VT1 і VT2 закриваються, відкриваються транзистори VT3 і VT4, що веде до формування на виході логічного рівня 1.

11.9 Порівняльний аналіз логічних елементів

Ідеальний логічний елемент повинен мати максимальну швидкодію, широкі логічні можливості, високу завадозахищеність під час мінімальної потужності розсіяння, габаритах, масі і вартості у широкому діапазоні робочих температур та інших дій.

Найбільшу популярність зберігають схеми TTL-типу завдяки високим характеристикам і великим функціональним можливостям.

Істотна перевага елементів ЕЗЛ-типу - їх більші функціональні можливості, ніж у елементів TTL завдяки наявності інверсних виходів і можливості реалізації "монтажного ЧИ" на виходах цих елементів. Стандартні елементи TTL не дозволяють об'єднувати виходи, які виконуються за схемою зі складними інверторами. Для здійснення цієї можливості розроблені спеціальні елементи TTL-типу з трьома станами виходу.

I²L - схеми споживають більшу потужність, ніж КМДН-схеми, але меншу, ніж TTL. Вони володіють непоганою навантажною здатністю, високим ступенем інтеграції, але мають середню швидкодію.

Порівняти логічні елементи між собою можна за допомогою таблиці 11.1, де наведені типові значення деяких параметрів.

Таблиця 11.1

Показник	Біполярна технологія				МДН-технологія		
	TTL	TTLШ	ЕЗЛ	I ² L	n-МДН	КМДН	GaAs-ПТ
t _{з.с.} , нс	5-20	1-10	0,3-2	5-50	2-25	1-20	0,04-0,1
P _{ср.} , мВт	2-20	1-20	1-80	0,001-0,1	0,1-3	≤ 0,1	0,05-5
A _{п.} , пДж	15-120	4-60	1-80	0,05-0,5	2-50	0,5-20	0,01-0,1
Щільність компоновки, кількість/мм ²	20-50	30-70	20-60	100-400	150-600	80-500	300-1000

Сучасні логічні елементи виготовляються у вигляді серій елементів, що містять велику номенклатуру різних схем. Позитивна якість серій елементів - можливість нарощування номенклатури новими розробками.

12 КОМБІНАЦІЙНІ ЛОГІЧНІ ПРИСТРОЇ

12.1 Перетворювачі кодів

Перетворювачі кодів призначені для перетворення інформації з однієї форми в іншу. Найпростішими перетворювачами кодів є **шифратор** і **дешифратор**.

Шифрацією називається перетворення m -розрядного двійкового коду, що має K_m байдужих комбінацій вхідних змінних, у n -розрядний двійковий код, що однозначно відповідає йому і має K_n байдужих комбінацій вихідних змінних ($n < m$, $K_n < K_m$). Під час шифрації кожній з $2^m - K_m$ робочих комбінацій (наборів) вхідних змінних ставиться у відповідність одна з $2^n - K_n$ робочих комбінацій вихідних змінних, тобто $2^m - K_m = 2^n - K_n$. У результаті шифрації здійснюється "стиснення" інформації для передавання її меншою кількістю каналів зв'язку ($n < m$) за рахунок повного ($K_n = 0$) або часткового ($K_n \neq 0$) виключення байдужих комбінацій.

У цифровій апаратурі шифратори використовуються для передавання інформації між різними пристроями (пристрій вводу-виводу, операційний пристрій, запам'ятовуючий пристрій, пристрій керування) під час обмеженої кількості каналів зв'язку, а також для перетворення десяткових, вісімкових або шістнадцяткових чисел у двійкову форму. Максимальна кількість входів шифратора не перевищує кількості можливих комбінацій вихідних змінних: $m \leq 2^n$.

Метод побудови шифратора такий. Якщо номеру збудженого входу шифратора відповідає двійковий код C_j , то j -у вхідну шину слід підвести до входів логічних елементів у тих розрядах, де C_j містить одиницю.

Хай, наприклад, $m = 10$ і вихідний код має природний порядок. Тоді $n = 4$, а систему функцій, що реалізує шифратор, можна записати як

$$Y_0 = x_1 x_3 x_5 x_7 x_9, \quad Y_1 = x_2 x_3 x_6 x_7, \quad Y_2 = x_4 x_5 x_6 x_7, \quad Y_3 = x_8 x_9.$$

Схема такого шифратора наведена на рисунку 12.1, а його умовне позначення - на рисунку 12.2. Коли на один із входів надходить сигнал $x_j = 0$, а на решту входів - сигнали $x_0 = \dots = x_{j-1} = x_{j+1} = \dots x_9 = 1$, шифратор формує двійково - десятковий код, що відповідає значенню j . Одночасна поява нульо-

вих сигналів на кількох входах не допускається.




Рисунок 12.1




Рисунок 12.2

Дешифрація - це зворотне до шифрації перетворення, яке полягає у відновленні цифрової інформації у первісному m -розрядному двійковому коді з K_m байдужими комбінаціями. Якщо на входи дешифратора подаються двійкові змінні, то лише на одному з виходів дешифратора виробляється сигнал 1, на решті виходів зберігається 0. При такому перетворенні n -розрядного двійкового коду в унітарний код на 2^n виходах дешифратора реалізує 2^n функцій:

$$F_j(x_n \div x_1) = \begin{cases} 1, & \text{якщо } \sum_{i=1}^n x_i \cdot 2^{i-1} = j \\ 0, & \text{якщо } \sum_{i=1}^n x_i \cdot 2^{i-1} \neq j \end{cases}$$

Кожна з вихідних функцій є мінтермом вхідних змінних

$$F_0 = \bar{x}_n \bar{x}_{n-1} \dots \bar{x}_3 \bar{x}_2 \bar{x}_1$$

$$F_1 = \bar{x}_n \bar{x}_{n-1} \dots \bar{x}_3 \bar{x}_2 x_1$$

$$F_2 = \bar{x}_n \bar{x}_{n-1} \dots \bar{x}_3 x_2 \bar{x}_1$$

$$F_{2^n - 2} = x_n x_{n-1} \dots x_3 x_2 \bar{x}_1$$

$$F_{2^n - 1} = x_n x_{n-1} \dots x_3 x_2 x_1$$




Рисунок 12.3

Таким чином, для побудови дешифратора, що перетворює n -розрядний двійковий код, необхідно мати m логічних елементів "І" з n виходами кожний. Приклад лінійного дешифратора для $n = 3$ наведено на рисунку 12.3.

Із зростанням розрядності слів, що дешифруються, зростає і кількість входів логічних схем дешифратора.

Способи побудови дешифраторів залежать від системи елементів, що використовуються, розрядності вхідного коду, кількості входів логічних схем, що використовуються для побудови пристрою. Так, крім лінійного способу побудови можливе і каскадне включення логічних схем, але внаслідок збільшення часу затримки поширення такий спосіб не набув розповсюдження.

Регулярність побудови структур дешифраторів внаслідок розташування логічних елементів у вузлах прямокутної матриці забезпечує легкість їх виготовлення у вигляді ВІС.




Рисунок 12.4




Рисунок 12.5

Поширеним типом функціональних вузлів, що випускаються у вигляді інтегрованих схем середнього ступеня інтеграції, є дешифратори двійково-десяткових кодів у семисегментний код. Такі дешифратори використовуються у пристроях візуальної індикації десяткових цифр на світлових табло (рисунку 12.4), що використовують

світлодіоди, індикатори на рідких кристалах, електролюмінесцентні

Таблиця 12.1

a_3	a_2	a_1	a_0	F_0	F_1	F_2	F_3	F_4	F_5	F_6
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

або електровакуумні прилади. Логічне функціонування такого дешифратора визначається таблицею 12.1.

Схемне позначення дешифратора наведено на рисунку 12.5.

12.2 Комутатори

Комутатори призначені для комутації каналів зв'язку і поділяються на мультиплексори і демультиплексори.

Мультиплексор передає інформацію, яка надходить по одному з кількох вхідних каналів, на один єдиний вихідний канал зв'язку. Об'єднанням кількох вхідних цифрових потоків у єдиний вихідний забезпечується ущільнення інформаційних сигналів.

Мультиплексор має дві системи входів: адресні $A(a_{n-1} \dots a_0)$ та інформаційні $X(x_{m-1} \dots x_0)$. Приклад структурної схеми такого пристрою, який опитує послідовно логічні стани великої кількості змінних і передає їх на один вихід, наведено на рисунку 12.6.




Рисунок 12.6

У залежності від стану адресних входів a_0 і a_1 вихід мультиплексора Y з'єднується з одним з його інформаційних входів $x_0 + x_3$. Схему побудовано

так, що з виходом з'єднується саме той вхід, індекс якого дорівнює двійковому числу, що визначається змінними a_0 і a_1 . Безпосередньо з рисунку бачимо, що

$$Y = a_1 a_0 x_0 + a_1 a_0 x_1 + a_1 a_0 x_2 + a_1 a_0 x_3.$$

Зауважимо, що логічний добуток адресних сигналів дорівнює одиниці тільки для тієї вхідної змінної, індекс якої збігається з потрібним адресом. Наприклад, якщо $a_1 = 1$, $a_0 = 0$, то

$$Y = 0 \cdot 1 \cdot x_0 + 0 \cdot 0 \cdot x_1 + 1 \cdot 1 \cdot x_2 + 1 \cdot 0 \cdot x_3 = x_2.$$

За цим принципом схема може бути поширеною на будь-яку кількість вхідних змінних. За допомогою m адресних входів можна вибрати один з 2^m інформаційних сигналів.

Оскільки кожній адресі відповідає тільки один інформаційний вхід, за допомогою мультиплексора можна реалізувати будь-які логічні функції адресних сигналів. Для цього на інформаційні входи подаються постійні сигнали, що відповідають потрібним значенням логічної функції.

У загальному випадку мультиплексор з n керуючими (адресними) входами $a_{n-1}, a_{n-2}, \dots, a_1, a_0$, має 2^n інформаційних входів $x_0, x_1, \dots, x_{2^n-1}$.

Набір сигналів, що надходять до адресних входів, задає двійкове число

$$A^* = a_{n-1}^* 2^{n-1} + a_{n-2}^* 2^{n-2} + \dots + a_1^* 2 + a_0^*.$$

де $a_i^* = (0,1)$ - значення входу a_i . Вихідний сигнал мультиплексора повторює сигнал інформаційного входу x з номером A^* .

За теоремою розкладу будь-яку бульову функцію $F(a_{n-1}, \dots, a_0)$ можна розкласти за змінними як

$$F = \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_{n-j} F^0 + \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_{n-i} F^1 + \dots \\ \dots + a_{n-1} a_{n-2} \dots a_{n-i} F^{2^i-1} = R_0 F^0 + R_1 F^1 + \dots + R_{2^i-1} F^{2^i-1},$$

де R_j - кон'юнкція, що дорівнює 1 на наборі значень змінних $a_{n-1}, a_{n-2}, \dots, a_{n-i}$ з номером j , а F^j - функція, що здобута з F підставленням до неї набору значень змінних. Таким чином, для побудови на мультиплексорі схеми, що реалізує функцію F , необхідно подати на інформаційні входи мультиплексора $x_0, x_1, \dots, x_{2^n-1}$ сигнали, що зображають функцію розкладу $F^0, F^1, \dots, F^{2^n-1}$, а на адресні входи - сигнали n змінних, за якими виконувався розклад.

Мультиплексори широко використовуються як комутатори-селектори сигналів для перетворення паралельного коду у послідовний, побудову схем генераторів, порівняння кодів.

Демультимплексор виконує зворотну функцію, тобто інформація з єдиного вхідного каналу відповідно до адресного коду направляється на один з n інформаційних виходів. При цьому на решті вихідних каналів підтримується сигнал логічного нуля. Демультимплексор реалізує функцію

$$F_j = \begin{cases} x, & \text{якщо } j = \sum_{i=1}^n a_i 2^{i-1} + 1 \\ 0, & \text{якщо } j \neq \sum_{i=1}^n a_i 2^{i-1} + 1 \end{cases}$$

Вихідні сигнали демультимплексора - мінтерми

$$F_1 = x_1 \bar{a}_n \dots \bar{a}_2 \bar{a}_1$$

$$F_2 = x_1 \bar{a}_n \dots a_2 \bar{a}_1$$

$$F_{j-1} = x_1 \bar{a}_n \dots a_2 \bar{a}_1$$

$$F_j = x_1 a_n \dots a_2 a_1$$




Рисунок 12.7.

Для $j=4$ і $n=2$ схему демультиплексора наведено на рисунку 12.7.

Демультиплексори застосовуються для перетворення послідовного коду у паралельний.




Рисунок 12.8




Рисунок 12.9

Схемні позначення мультиплексора і демультиплексора наведені, відповідно, на рисунках 12.8 і 12.9, де E - вхід дозволу мультиплексування, D - інформаційний вхід демультиплексора.

12.3 Цифрові компаратори

Компаратори, що використовуються в ЕОМ і пристроях дискретної автоматики, призначені для порівняння двох чисел (слів), що задані, як правило, в одному з різновидів двійкового коду. Основними операціями, які виконують схеми порівняння, є визначення ознаки рівності чи нерівності двох операндів A і B

$$F_n = \begin{cases} 1, & \text{якщо } A = B \\ 0, & \text{якщо } A \neq B \end{cases} \quad (12.1)$$

причому, в останньому випадку операція порівняння може супроводжуватися визначенням знака нерівності.

Ознака (12.1) реалізується у вигляді кон'юнкції часткових ознак, отриманих у результаті порівняння окремих розрядів операндів.

Нехай $A = a_n a_{n-1} \dots a_2 a_1$ і $B = b_n b_{n-1} \dots b_2 b_1$ - двійкові n -розрядні числа. Рівність двох таких чисел має місце при рівнозначності цифр усіх розрядів.

Таким чином, функція рівнозначності i -их розрядів порівнюваних чисел визначається виразом

$$F_i | A = B = a_i b_i + \bar{a}_i \bar{b}_i = \overline{a_i b_i + a_i \bar{b}_i} \quad (12.2)$$

Схемотехнічна реалізація (12.2) наведена на рисунку 12.10. Швидкодія у цьому випадку визначається часом спрацювання трьох послідовно з'єднаних логічних елементів.




Рисунок 12.10




Рисунок 12.11

Умовне позначення пристрою порівняння кодів наведено на рисунку 12.11. Пристрій містить дві групи шин: першого числа і другого числа. Зокрема, на рисунку 12.11 відображено випадок порівняння трирозрядних кодів.

12.4 Суматори

Базовою операцією для виконання арифметичних дій у сучасних цифрових системах є додавання. З цієї причини основним блоком операційних пристроїв є суматор, який використовується також для віднімання, множення, ділення та інших операцій над двійковими числами.

Додавання чисел, що подані у вигляді двійкових кодів, здійснюється шляхом їх порозрядного підсумовування, починаючи з молодшого розряду. У кожному розряді здійснюється додавання двох чисел x_i і y_i , а також додавання одиниці переносу (якщо вона виникає) з молодшого $(i-1)$ -го розряду. В результаті формується значення суми в i -му розряді і може виникнути перенос до старшого $(i+1)$ -го розряду.

Логіка роботи такого суматора визначається таблицею істинності (таблиця 12.2), де P - символ переносу.

Рівняння суматора:

$$S_i = \bar{x}_i \bar{y}_i P_{i-1} + \bar{x}_i y_i P_{i-1} + x_i \bar{y}_i P_{i-1} + x_i y_i P_{i-1}$$

$$P_i = \bar{x}_i y_i P_{i-1} + x_i \bar{y}_i P_{i-1} + x_i y_i P_{i-1} + x_i y_i P_{i-1}$$

(щоправда, вираз для переносу можна мінімізувати).

Таблиця 12.2

x_i	y_i	P_{i-1}	S_i	P_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

За цими рівняннями схема однорозрядного суматора виглядатиме так, як це наведено на рисунку 12.12.




Рисунок 12.12

На базі одноступінчатих суматорів будуються n -розрядні суматори. За способом сприйняття вхідної інформації розрізняють послідовні і паралельні суматори, а за способом формування сигналів переносу - суматори з послідовним і паралельним переносом.

У суматорі з порозрядним послідовним переносом (рисунок 12.13) перенос поширюється послідовно від розряду до розряду в міру утворення цифри суми у кожному окремому розряді. Під час найбільш несприятливих умов для поширення переносу, наприклад, під час додавання чисел $11\dots 11$ і $00\dots 001$ відбудеться "пробігання" одиниці переносу через весь суматор від наймолодшого розряду до найстаршого. Тому у найгіршому випадку час поширення переносу $T_{\text{пер}} = \tau_1 n$, де τ_1 - час поширення переносу в одному розряді, n - кількість розрядів суматора. Такий суматор найпростіший з точки зору схеми кіл поширення переносу, але має порівняно низьку швидкість.




Рисунок 12.13




Рисунок 12.14

У схемі паралельного суматора (рисунок 12.14) усі розряди доданків x і y одночасно подаються на входи одноступінчатих схем підсумовування, а виникаючий у даному розряді перенос передається у наступний розряд. Після закінчення перехідних процесів з виходів суматорів результат підсумовування записується до відповідного регістру результату. Тут на поширення переносу не

потрібно додаткового часу. Проте, витрати обладнання, особливо під час великої кількості розрядів, дуже великі. Тому принцип паралельного переносу використовується не в чистому вигляді, а у суматорах з груповим переносом, які розбиваються на декілька груп приблизно однакової довжини. Сигнал переносу, що надходить на вхід молодшого розряду групи, за наявності умов поширення переносу, в усіх розрядах даної групи передається на вхід молодшого розряду сусідньої, більш старшої групи в обхід даної групи.

Під час віднімання використовується той факт, що різниця двох двійкових чисел дорівнює сумі прямого коду зменшуваного і доповнювального коду від'ємника. Доповнювальним кодом n -розрядного двійкового числа є його доповнення до 2^n , яке знаходиться шляхом додавання одиниці до наймолодшого розряду оберненого коду. Наприклад, доповнювальний код числа 1001 буде: $0110+0001=0111$. При цьому $1001+0111=10000=2^4$.




Рисунок 12.15.

Структурна схема паралельного 4-розрядного суматора-віднімача з послідовним переносом наведена на рисунку 12.15. Крім повних однорозрядних суматорів, до його складу входять елементи нерівнозначності. В режимі додавання ($M=0$) поданий на входи елементів нерівнозначності код не інвертується і схема утворює суму двійкових чисел $a_3a_2a_1a_0$ та $b_3b_2b_1b_0$. У режимі віднімання ($M=1$) на виходах елементів нерівнозначності формується обернений код від'ємника $b_3b_2b_1b_0$. Оскільки при цьому на вхід переносу суматора наймолодшого розряду подається сигнал $P_1=1$, то схема утворює різницю двійкових чисел $a_3a_2a_1a_0$ та $b_3b_2b_1b_0$.

12.5 Синтез комбінаційних схем

Вихідними даними для проектування комбінаційної схеми є її функціональний опис і вимоги до основних електричних параметрів.

Побудова логічних схем на основі логічних функцій, що зображені у ДДНФ і ДКНФ, часто недоцільно, адже одна і та ж перемикальна функція може бути наведеною суперпозиціями функцій функціонально повної системи. Ці суперпозиції є моделями, за якими будуються схеми цифрових БОМ або хоча б принципові схеми окремих інтегрованих схем. Тому моделі повинні бути оптимальними з точки зору мінімуму потрібного для їх реалізації обладнання (елементів).

Проте, ДДНФ і ДКНФ функцій часто не є найпростішими виразами. Використовуючи логічні тотожності та закони, можна у багатьох випадках дістати більш прості форми уявлення функцій, які називають *мінімізованими*. Для реалізації кожної з форм необхідно мати різну кількість логічних елементів. Завдання проектувальника не тільки у тому, щоб створити пристрій, що взагалі виконує задану логічну операцію, але й у тому, щоб вибрати найкращий з усіх можливих варіантів, що потребує найменшу кількість елементів для реалізації. При цьому покращуються не тільки техніко-економічні (вартість, маса, габарити), але й чисто технічні показники (наприклад, швидкодія).

Взагалі, діставши аналітичний запис логічної функції, можна здійснити перехід до того цифрового логічного пристрою, який зможе здійснити обробку логічних сигналів за заданими вимогами.

Наприклад, необхідно реалізувати функцію

$$Y = \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 \bar{x}_3 + x_1 x_2 x_3.$$

Очевидно знадобляться інвертори, схеми "Т" з трьома входами (за кількістю співмножників у мінтермі), причому, цих схем 4 (за кількістю мінтермів у формулі), а також схеми "ЧИ" на 4 входи. Результатом буде схема, що наведена на рисунку 12.16.

Очевидним шляхом мінімізації логічних функцій є послідовне використання законів булевої алгебри. Такий шлях зветься алгебраїчним. Типовими прийомами при цьому є:

- додавання одного або кількох однотипних членів з числа тих, що є у ДДНФ, оскільки операція $A + A + \dots + A$ не змінює справедливості рівності $Y = f(x_1, x_2, \dots, x_n)$;




Рисунок 12.16

надлишкових членів і не піддається подальшій мінімізації. Цю форму запису називають тупиковою. Функція може мати декілька тупикових форм.

У нашому прикладі додамо до доданку $A = x_1 x_2 x_3$ ще два таких доданка:

$$Y = \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 \bar{x}_3 + x_1 x_2 x_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 =$$

$$= x_2 x_3 (\bar{x}_1 + x_1) + x_1 x_3 (\bar{x}_2 + x_2) + x_1 x_2 (\bar{x}_3 + x_3) = x_1 x_2 + x_2 x_3 + x_1 x_3$$

Реалізація цієї функції наведена на рисунку 12.17. Пристрій значно спростився у порівнянні з рисунком 12.16: відпала необхідність у інверторах, сталася потрібною менша кількість входів у кожного елемента "І" або "ЧИ". Подальше перетворення тупикової форми може залежати від існуючих логічних елементів (звичайно намагаються реалізувати пристрій на елементах одного типу).

Мінімізація функцій алгебраїчним методом потребує деяких навичок. Далеко не завжди є очевидно, що отримана форма є тупиковою, іноді важко визначити доданки для склеювання. При відносно невеликій кількості змінних ($k \leq 6$) зручним і наочним є графічне зображення логічних функцій у вигляді так званих карт мінтермів. Найпоширенішою їх формою є *карти*




Рисунок 12.17

Карно (або діаграми Вейча) - таблиці, що мають комірки для усіх можливих мінтермів функції.

Карта Карно містить $q = 2^k$ комірок, причому, кожній клітинці відповідає один з мінтермів. Якщо треба навести на карті Карно логічну функцію, задану у вигляді ДДНФ, ставиться 1. Решта клітинок лишаються незаповненими або заповнюються нулями.

	A	0	1
B		$\bar{A}\bar{B}$	$A\bar{B}$
		$\bar{A}B$	AB

а)

	AB	00	01	11	10
C		$\bar{A}\bar{B}\bar{C}$	$\bar{A}\bar{B}C$	$A\bar{B}\bar{C}$	$A\bar{B}C$
		$\bar{A}B\bar{C}$	$\bar{A}BC$	$AB\bar{C}$	ABC

б)

Рисунок 12.18

табличній (таблиця істинності), алгебраїчній (у вигляді ДДНФ) і графічній (на карті Карно) формах є однозначна відповідність. На рисунку 12.18 а зображена карта Карно для двох змінних А і В, на рисунку 12.18 б - для трьох: А, В, С.

Після заповнення карти виконується склеювання між мінтермами, які записані у вигляді 1 у сусідніх клітинках карти (по вертикалі або горизонталі). Сусідніми вважаються також клітинки верхнього і нижнього рядів карти та клітинки крайнього лівого і крайнього правого рядів. Два мінтерми, що знаходяться у сусідніх клітинках, можуть

	AB	00	01	11	10
C				1	
			1	1	1

Рисунок 12.19

бути виведені у вигляді одного логічного добутку змінних, кількість яких на одиницю менша, ніж у кожному з сусідніх мінтермів. Враховуючи, що $A + A + \dots + A = A$, одиницю, що зображує мінтерм, можна об'єднувати у пари кілька разів. У розглянутому прикладі карта Карно має вигляд, зображений на рисунку 12.19. Одиниця, що зображує мінтерм $x_1x_2x_3$, входить відразу до трьох об'єднань, що відбивають склеювання мінтермів:

Кожній клітинці карти поставлений також у відповідність один з наборів логічних змінних, який визначається номером стовпця і рядка, на перетині яких розташована клітинка. Завдяки цьому зручно подавати на карті функції, задані таблицями істинності. Таким чином, між поданням функції у

табличній (таблиця істинності), алгебраїчній (у вигляді ДДНФ) і графічній (на карті Карно) формах є однозначна відповідність. На рисунку 12.18 а зображена карта Карно для двох змінних А і В, на рисунку 12.18 б - для трьох: А, В, С.

$$x_1 x_2 x_3 + x_1 \bar{x}_2 x_3 = x_1 x_3 (\bar{x}_2 + x_2) = x_1 x_3,$$

$$x_1 x_2 x_3 + x_1 \bar{x}_2 x_3 = x_1 x_3 (\bar{x}_2 + x_2) = x_1 x_3,$$

$$x_1 x_2 x_3 + x_1 x_2 \bar{x}_3 = x_1 x_2 (\bar{x}_3 + x_3) = x_1 x_2.$$

Звідси $Y = x_1 x_2 + x_2 x_3 + x_1 x_3$, що було раніше доведено алгебраїчним методом.

Склеювати можна сусідні дві, чотири, вісім і більше одиниць на карті Карно, а відшукування мінімальної ДНФ зводиться до визначення мінімальної кількості найкоротших елементарних добутків, що накривають усі одиниці на діаграмі даної функції.

Задача аналізу комбінаційних схем без петель розв'язується тривіально і не потребує спеціальної методики.

Задача синтезу схем з n входами та одним виходом з елементів "Т", "ЧИ", "НЕ" і їх комбінацій розв'язується в декілька етапів. На першому перемикальна функція або її заперечення (в залежності від типів логічних елементів, а, отже, від типу використаної нормальної форми) зображаються у ДДНФ. Потім знаходиться мінімальна ДНФ функції. На третьому функцію зображають у вигляді суперпозиції елементарних логічних операторів. На четвертому етапі за операторним уявленням перемикальної функції складають шукану комбінаційну схему.

13 ПОСЛІДОВНІ ЛОГІЧНІ ПРИСТРОЇ

13.1 Тригери

Особливістю послідовних логічних пристроїв є залежність вихідного сигналу не тільки від діючих у даний момент на вході логічних змінних, але й від тих значень змінних, які діяли на вході у попередні моменти часу.

Очевидно, що для виконання цієї умови значення змінних мають бути запам'ятовані логічним пристроєм. Функцію запам'ятовування значень логічних змінних у цифрових схемах виконують **тригери**. Тригером називається регенеративний перемикальний пристрій, що має два стани стійкої рівноваги і здатний переходити стрибком з одного стану в інший щоразу, коли рівень вхідного сигналу досягає порога спрацювання.

Статичні тригери мають два напрямки використання: формування імпульсів і робота як елементарних автоматів цифрових пристроїв. Як формувач імпульсів статичний тригер дозволяє отримати стандартні за амплітудою прямокутні імпульси з малою тривалістю фронтів, що практично не залежить від швидкості зміни вхідного керуючого сигналу. Як елементарні автомати з двома внутрішніми станами різні типи тригерів виконують функції комірок двійкової пам'яті, каскадів затримки на такт, перелічних комірок тощо.

Тригер має один або декілька входів і два виходи (рисунок 13.1). Під час дії на вході керуючих сигналів на виході виникають стрімкі перепади напруг між двома стаціонарними рівнями (рисунок 13.2). Один з виходів тригера




Рисунок 13.1

Рисунок 13.2

умовно називають основним Q , інший - інверсним \bar{Q} . Сигнали на двох виходах змінюються у протифазі. Частота вихідних імпульсів у два рази нижче частоти вхідних. Можливість лавиноподібного зростання відхилення стану від положення нестійкої рівноваги і примушує віднести такі бістабільні

комірки до пристроїв регенеративного типу. Швидкість регенерації визначається інерційними елементами схеми. Основними параметрами тригера є *розривувальний час* - найменший інтервал часу $T_{роз}$ між двома запускаючими імпульсами, що викликає безперерйне перемикання тригера, і зворотна величина - *швидкодія* F_{max} , що визначається найбільшою кількістю безперерйних перемикань в одиницю часу. Інші параметри тригера: форма і амплітуда

вихідних імпульсів, рівні вхідної напруги, тривалість фронтів вихідного сигналу тощо.

Крім статичних, використовують динамічні тригери, в яких затримка двійкового сигналу на такт здійснюється шляхом запам'ятовування його стану на реактивних LC-компонентах.

За схемним використанням і особливостями роботи статичні тригери розподіляють на симетричні і несиметричні.

Використовують роздільний і спільний способи запуску. Під час роздільного - запускаючі сигнали надходять до входів тригера від різних джерел, під час спільного - вхідні сигнали надходять на один спільний вхід.

Залежність вихідної напруги від керуючої називається пусковою характеристикою (рисунок 13.3). Нижня і верхня горизонтальні лінії рисунку 13.3 а відповідають двом стійким станам рівноваги тригера, точки e_0 і e_1 називаються напругами гістерезису тригера.




Рисунок 13.3

постійні. Якщо коефіцієнт підсилення такої схеми двох зустрічно ввімкнених ключів $K > 1$, то будь-яка зміна струмів або напруг веде до лавиноподібного регенеративного процесу зростання струму одного транзистора і спаду струму іншого.




Рисунок 13.4

Принципова схема симетричного тригера на транзисторах з роздільним запуском зображена на рисунку 13.4. У цій схемі можливе існування стану нестійкої рівноваги, при якому обидва транзистори VT1 і VT2 працюють в активному режимі;

$i_{к1} = i_{к2}$, усі напруги

Нехай у будь-який момент струм колектора $i_{к1}$ транзистора VT1 зріс. Тоді знизиться напруга $U_{к1}$, але вона є напругою на базі VT2, тобто знизилася $U_{б2}$ і, відповідно, $i_{б2}$. Зниження $i_{б2}$ веде до зниження

i_{K2} , що, у свою чергу, збільшує U_{K2} . Та ця напруга є напругою на базі VT1, а її збільшення збільшує i_{B1} і, відповідно, i_{K1} . Таким чином, у схемі діє петля додатного зворотного зв'язку і регенеративний процес продовжується доти, поки не припиниться дія цього додатного зворотного зв'язку, що можливе під час запирання одного і відпирання другого транзистора. Додатний зворотний зв'язок діє тільки за умови, що обидва транзистори працюють в активному режимі.

Перемикання триггера здійснюється під дією зовнішньої напруги або струму, які можуть бути введеними до кола бази одного з транзисторів.

Припустимо, наприклад, що VT1 відкритий і насичений, VT2 закритий: $U_{K1} \approx 0$, $U_{K2} \approx E_{ж}$. Умова запирання транзистора: $R_6 \leq E_{3M} / I_{ко max}$, умова насичення

$$R \leq \left(\frac{h_{21e min}}{1 + h_{21e min} \frac{E_{3M}}{E_{ж}} \cdot \frac{R_K}{R_6}} - 1 \right) R_K$$

Подамо на базу VT1 імпульс струму від'ємної полярності. Почнеється розсмоктування надлишкового заряду в базі VT1, по закінченні якого VT1 переходить до активної ділянки роботи. З цього моменту відновлюється петля додатного зворотного зв'язку і у схемі виникає лавиноподібний процес перекидання. Транзистор VT1 переходить до режиму відсікання, VT2 насичення.

Для наступного перемикання треба подати від'ємний імпульс запуску на Вх.2 або додатний - на Вх.1. Оскільки виводити транзистор з режиму наси-




Рисунок 13.5

чення важче, ніж з режиму відсікання, енергетично доцільніше подавати запускаючі імпульси завжди до насиченого транзистора.

Крім роздільного запуску, існує спільний (або лічильний) запуск, коли вхідний сигнал подається до обох транзисторів разом (рисунок 13.5). У процесі перемикання тригера тоді відбуваються деякі зміни.

Коли у вихідному стані VT1 насичений, а VT2 закритий, C2 заряджається (струм заряду проходить від $E_{\text{ж}}$ через $R_{\text{к2}}$, обкладинки конденсатора C2, ділянка база-емітер VT1 на «землю»), C1 розряджений.

Під час дії вхідного імпульсу обидва транзистори знаходяться у закритому стані. Після закінчення дії вхідного імпульсу конденсатор C2 розряджається і деякий час затримує VT1 у закритому стані, транзистор VT2 починає відкриватися і регенеративний процес веде до його повного відкриття і насичення.

Таким чином, можна вважати, що тригер з роздільним запуском спрацьовує під дією імпульсу запуску, а тригер з лічильним запуском - за рахунок електричної асиметрії схеми.

Крім симетричних схем, подібних до рисунків 13.4 та 13.5, використовуються несиметричні тригери. Приклад такого тригера з емітерним зв'язком (тригер Шмітта) наведено на рисунку 13.6.




Рисунок 13.6

Тут одне з кіл колекторно-базового зв'язку замінено на зв'язок через спільний резистор R_e . Таким чином, навантаження майже не впливає на роботу тригера, а база VT1, яка тепер ізолювана від зворотного зв'язку, є найзручнішою точкою подавання вхідного сигналу. Пускова характеристика несиметричного тригера зміщена відносно початку координат

(рисунок 13.7). Умова запирання VT1 веде до визначення порога спрацювання

$$e_1 = \frac{R_e}{R_{\text{к2}} + R_e} E_{\text{ж}},$$

а умова запирання VT2 до визначення порога зворотного спрацювання

$$e_0 = \frac{\xi(E_{\text{ж}} + I_{\text{к02}}R)}{1 + \frac{\xi R_{\text{к1}}}{R_e}},$$




Рисунок 13.7

$$\text{де } \xi = R_g / (R + R_g).$$

Входів у тригера може бути декілька. Вони поділяються на інформаційні та допоміжні. Сигнали, які надходять на інформаційні входи, керують станом тригера. Їх позначення: S - роздільний вхід установки тригера ($Q=1$); R - роздільний вхід скиду тригера ($Q=0$); J - вхід установки універсального тригера ($Q=1$);

K - вхід скиду універсального тригера ($Q=0$); D - вхід перемикання тригера до стану, що відповідає логічному рівню на цьому вході; T - лічильний вхід тригера. Сигнали на допоміжних входах використовуються для попередньої установки тригера у потрібний стан - вхід V, а також для синхронізації - вхід С.

З точки зору входів, що використовуються, тобто за функціональною ознакою відрізняють RS-, D-, T-, JK- тригери.

За моментом реакції на вхідний сигнал тригери можуть бути синхронними (тактовими) та асинхронними. Запис інформації в асинхронний тригер відбувається безпосередньо з надходженням інформаційного сигналу до його входу. Запис інформації у синхронний тригер відбувається тільки під час подавання дозволяючого (синхронізуючого, тактуючого) імпульсу.

Синхронні тригери можуть мати статичне або динамічне керування по входу С. Тригери зі статичним керуванням керуються рівнем, тригери з динамічним керуванням - перепадом сигналу.

Одноступеневі тригери мають лише одну ступінь запам'ятовування інформації. У двоступеневих тригерах спочатку інформація записується до першого ступеня, а потім переписується до другого і з'являється на виході.

Для повного опису тригера достатньо задати його структурну схему з базових логічних елементів і закон функціонування. Закони функціонування задаються таблицями істинності, які показують, до якого стану переходить тригер у момент $t+1$ у залежності від стану у попередній момент t під час подавання тієї чи іншої комбінації двійкових змінних на його входи у момент t .

Найпростішою схемою є схема асинхронного RS-тригера (рисунок 13.8), який реалізується на елементах «ЧИ-НЕ» (рисунок 13.8 а) або на елементах «І-НЕ» (рисунок 13.8 б). В останньому випадку використовуються інверсні входи. Таблиця істинності такого тригера має вигляд таблиці 13.1. Під час подавання на входи пасивних сигналів $R=S=0$ тригер не змінює свого попереднього стану.

Під час подавання $S=1$ та $R=0$ тригер приймає значення $Q=1$, завдяки чому вхід S ще називають одиночним входом тригера. Під час подавання $S=0$ та $R=1$ тригер приймає значення $Q=0$, завдяки чому вхід R називають нульовим входом тригера. Подавання двох активних сигналів $S=R=1$ є забороненим,




Рисунок 13.8

тому що у цьому випадку стан тригера буде невизначеним.

Затримка перемикання асинхронного RS-тригера складає суму затримок двох логічних елементів $t_3 = 2t_{з.с.}$, оскільки під час запису інформації (наприклад, по входу S) новий стійкий стан сформується через інтервал часу $2t_{з.с.}$ від моменту надходження сигналу на вхід S. Тому для стійкого функціонування тригера тривалість сигналу, що діє на його входах, має бути не меншою за сумарну затримку логічних елементів обох плечей тригера для повного встановлення нових значень вихідних рівнів. Тоді максимальна частота перемикання визначається співвідношенням $F_{max} \leq 1/2t_{з.с.}$

Синхронний RS-тригер можна отримати на базі асинхронного RS-тригера введенням додаткової логічної схеми, яка формувала б на його входах потрібні логічні рівні тільки під час наявності додаткового сигналу синхронізації, як, наприклад, на рисунку 13.9.




Рисунок 13.9

Нехай вихідний стан схеми на рисунку 13.9 $Q=0$, а на входах діють $S=R=0$. Якщо тепер подати $S=1$ за відсутності синхроімпульсу ($C=0$), завдяки заблокованості елемента DD1 у схемі нічого не зміниться. Якщо ж під час комбінації $S=1$, $R=0$ подати синхроімпульс ($C=1$), на виході DD1 встановиться 0, а на

виході DD2, відповідно, 1. Тригер перейде до стану $Q=1$. За наявності комбінації $S=0$, $R=1$ тригер устанавлюється в $Q=0$.

Оскільки тут, крім, власне, тригера, сигнал повинен пройти ще через клапан вхідної схеми збігу, $t_3 = 3t_{з.с.}$

Умовне позначення RS-тригера на цифрових схемах наведено на рисунку 13.10.




Рисунок 13.10

D-тригер має тільки один інформаційний вхід D, інформація з якого переписується на вихід тригера тільки за сигналом синхронізації. Це тригер затримки, бо стан тригера в момент $t+1$ збігається з кодом вхідного сигналу, що діє у момент t (таблиця 13.2). Приклад D-тригера на елементах «І-НЕ» наведено на рисунку 13.11.




Рисунок 13.11

При $C=1$, $D=1$ на виході DD1 формується 0, який, надходячи на входи DD2 та DD3, устанавлює $Q=1$ і

одночасно блокує включення DD2.

При $D=0$, $C=1$ вентиль DD1 буде закритим (на його виході 1), відкривається DD2 і логічний 0, що сформується на його виході, устанавить тригер в $Q=0$. Таким чином, при $C=1$ у тригер записується та інформація, яка була на вході D до приходу синхроімпульсу. Для стійкої роботи необхідно, щоб інформація на вході не змінювалась під час дії синхроімпульсу.

T-тригер (або лічильний тригер) змінює свій стан на протилежний щоразу, коли на вхід T надходить керуючий (лічильний) сигнал. Його таблиця істинності наведена у таблиці 13.3, а приклад схеми - на рисунку 13.12. Лінії затримки ЛЗ1 і ЛЗ2, що включені до кіл зворотних зв'язків, забезпечують стійку роботу схеми.

Хай $Q=1$. Лічильний імпульс $T=1$, що надходить, відкриває DD2 (оскільки на його другому вході присутня 1, що надходить з виходу ЛЗ1) і тригер перемикається у стан $Q=0$.

При цьому DD2 залишатиметься у відкритому стані протягом дії вхідного сигналу, тому що сигнал $Q=1$ буде затримано в ЛЗ на час $t_3 > t_1$, і одночасно сигнал $\bar{Q}=1$ надходить на зберігання в ЛЗ2. Після закінчення дії




Рисунок 13.12

Таблиця 13.3

t	t+1
T	Q
0	Q(t)
1	$\bar{Q}(t)$

лічильного імпульсу, коли DD1 і DD2 закриються, на DD1 через ЛЗ2 надійде дозволяючий рівень з плеча \bar{Q} . В результаті наступний імпульс перекине схему у вихідний стан $Q=1$.

Універсальний **тригер JK** має два входи J і K і за умови $J=1, K=1$ здійснює інверсію попереднього стану, у решті випадків схема функціонує як RS-тригер. При цьому вхід J еквівалентний входу S, а вхід K - входу R. При надходженні на вхід J або K сигналу логічної одиниці тригер устанавлюється в одиничний (при $J=1$) або нульовий (при $K=1$) стан.

Під час одночасного надходження на входи J і K логічних одиниць JK-тригер працює як T-тригер. Таблиця істинності JK-тригера зображена в таблиці 13.4. Універсальність такого тригера полягає у тому, що він не має заборонених комбінацій вхідних сигналів, а також у тому, що на його базі шляхом зовнішніх комутацій можна отримати схеми, що виконуватимуть функції RS-, T-, D- тригерів.

Структурно JK-тригер будується як двоступеневий тригер (наприклад, рисунок 13.13). Під час надходження інформаційного сигналу він записується спочатку до основного тригера DD1-DD4, а потім переписується у додатковий DD5 - DD8.

Хай у вихідному стані $Q=0$. Тоді цей 0 надходить на вхід DD2, а $\bar{Q}=1$ на вхід DD1. За відсутності тактового імпульсу С вентиля DD1 і DD2 закриті поза залежністю від характеру сигналів на решті входів.

Подамо на J логічну 1. Тоді з появою $C=1$ DD1 відкриється, а DD2 лишається закритим. Одночасно закриються DD5 і DD6 нулем, що знімається з виходу DD9. На виході DD3 устанавлюється 1, на виході DD4 - 0. Ці сигнали ніяк не відбиваються на стані додаткового тригера, тому що під час дії $C=1$ DD5 і DD6 закриті.




Рисунок 13.13

Таблиця 13.4

t		t+1
J	K	Q
0	0	Q(t)
0	1	0
1	0	1
1	1	$\bar{Q}(t)$

По закінченні дії тактового імпульсу на входах DD5 і DD6 з'явиться 1, а DD1 і DD2 закриються. Тепер інформація, що записана в основному тригері, переписується у додатковий, устаноаллюючи $Q=1$.


Аналогічно сигнал, що подаватиметься на K ($K=1$), уставить тригер у стан $Q=0$.

Таким чином, у тригері даного типу зміна вихідного сигналу відбувається тільки у моменти, коли потенціал C переходить з 1 до 0. Тому говорять, що ці тригери тактуються фронтом на відміну від тригерів, що тактуються потенціалом.

Якщо з'єднати разом входи J і K, тригер стане лічильним. Дійсно, якщо $Q=1$, то під час одночасного надходження $K=J=C=1$ DD1 буде закритим сигналом $\bar{Q}=0$. Відкривається тільки DD2, тригер устанowitzя в $Q=0$. При цьому вихідний потенціал $Q=0$ блокує DD2. Тому наступна комбінація $J=K=C=1$ переведе тригер у стан $Q=1$ і т. д.

За допомогою входів установки можна урізноманітнити номенклатуру схем тригера.

Так, схема DV-тригера (рисунок 13.14) при $V=1$ функціонує як звичайний D-тригер, а при $V=0$ схеми DD1 і DD2 закриті і стан тригера не зміниться. Таблиця істинності наведена у таблиці 13.5.




Таблиця 13.5

t		t+1
V	D	Q
0	0	$Q(t)$
0	1	$Q(t)$
1	0	0
1	1	1

Рисунок 13.14

Схема TV-тригера (рисунок 13.15) має додатковий забороняючий вхід V. При $V=1$ вона виконує функції лічильного тригера, а при $V=0$ стан тригера не змінюється при будь-якому стані лічильного входу.



Таблиця 13.6

t		t+1
V	T	Q
1	1	$\bar{Q}(t)$
1	0	$Q(t)$
0	1	$Q(t)$
0	0	$Q(t)$

Рисунок 13.15

Схема рисунку 13.16 на відміну від RS-тригера не має заборонених комбінацій. Взагалі, такий тригер працює як RS-тригер, а комбінація $R=S=1$ установлює його у стан 1 (таблиця 13.7). Відбувається це завдяки додатковому інверторові DD5 і такий тригер має назву S-тригера. На відміну від нього схема R-тригера (рисунок 13.17) завдяки інверторові на DD5 при $R=S=1$ установлюється у нульовий стан (таблиця 13.8).




Рисунок 13.16




Рисунок 13.17

Комбінація двох останніх схем дає Е-тригер (рисунок 13.18), який при $R=S=1$ не змінює свого стану, а при решті функціонує як RS-тригер.




Рисунок 13.18

3.2 Лічильники

Лічильник підраховує кількість одиничних сигналів, що надійшли на його вхід. Основним параметром лічильника є коефіцієнт перелічування (модуль перелічування) M , який визначає граничну кількість сигналів, яка може бути перелічена лічильником. Якщо коефіцієнт перелічення M , а початковий стан лічильника 0 , то під час надходження M сигналів лічильник устанавлюється у стан $11\dots 11$, який наступним $(M+1)$ -им сигналом переводиться у стан $00\dots 00$.

За значенням модуля лічення лічильники поділяють на *двійкові* ($M = 2^n$), *десяткові*, з довільним модулем лічення.

За напрямком рахування лічильники бувають підсумовуючими, віднімальними, реверсивними (дозволяючими підсумовуючі і віднімальні режими роботи у залежності від поданих на них сигналів режиму роботи).

За способом організації міжрозрядних зв'язків лічильники бувають з послідовним переносом (перемикання тригерів розрядних схем відбувається послідовно один за одним), з паралельним переносом (перемикання усіх тригерів розрядних схем відбувається одночасно за сигналом синхронізації), з комбінованим переносом.

За видом кодування існують лічильники:

- зі зваженим кодом (з позиційним кодуванням);
- з незваженим кодом (з непозиційним кодуванням).

Позиційне кодування означає, що кількість P одиничних сигналів, що надійшли на вхід лічильника, визначається як

$$P = \sum_{i=1}^n p_i k_i,$$

де n - кількість розрядів, p_i - стан i -го розряду лічильника, k_i - вага i -го розряду; $k_i = 2^{i-1}$ ($i=1,2,\dots,n$).

У лічильнику з незваженим кодом розряди не мають постійних вагів, а відповідність між P і станом лічильника виражається більш складним способом (звичайно задається за допомогою таблиць).

В апаратних засобах цифрової обчислювальної техніки дістали переважне поширення лічильники зі зваженим кодом.

Найпростіша схема двійкового підсумовуючого лічильника з послідовним переносом наведена на рисунку 13.19, а діаграми його роботи на рисунку 13.20, де знайшли відображення затримки поширення кожної тригерної комірки.

Крім головної функції - лічення імпульсів, лічильник забезпечує ділення частоти проходження імпульсів. Так, на виході Q_1 сигнал змінюється з частотою $f/2$, на виході Q_2 - $f/4$ і т.д.




Рисунок 13.19




Рисунок 13.20

Якщо у схемі рисунку 13.19 на виходи тригерів подавати сигнали з інших входів попередніх тригерів, лічильник працюватиме у режимі віднімання.

Присутність входу установки в 0 необо'язкова. Початковий стан може встановлюватись передаванням до лічильника коду деякого числа і вже з нього починатиметься операція рахування одиниць (такий режим необхідний, наприклад, під час утворення послідовних адрес команд за заданою вихідною адресою).

У лічильнику з нас-




Рисунок 13.21

крізьним переносом (рисунку 13.21) вхідний керуючий сигнал C_0 подається одночасно на всі входи синхронізації тригерів. Перемикання тригера даного розряду можливе тільки тоді, коли на його лічильному вході T_1 присутній імпульсний сигнал $T_1 = Q_{i-1} = 1$. Сигнал C_0 також подається і на вхід Т тригера T_1 . Таким чином, T_1 перемикається як звичайний асинхронний з лічильним входом. Сигнал з виходу Q_1 подається на вхід T_2 і схему збігу DD5, де він разом з сигналом виходу Q_2 приймає участь у виробленні інформаційного сигналу для третього тригера. Цей сигнал виробляється у відповідності з виразом

$T_3 = Q_2 Q_1$. Аналогічно $T_4 = Q_3 T_3 = Q_3 Q_2 Q_1$. Таким чином, зміна старших розрядів лічильника відбувається тільки тоді, коли попередні тригери знаходяться у стані 1. Саме ці стани і виділяються за допомогою кола наскрізного переносу, яке утворено у загальному випадку ланцюжком $n-2$ схем збігу. У нашому прикладі рисунку 13.21 після надходження 7-го імпульсу C сформовані потрібні інформаційні сигнали $Q_2 + Q_4$. Тому 8-й імпульсний сигнал C викликає перемикавання перших трьох тригерів з 1 до 0, а четвертого з 0 до 1.

Оскільки коло послідовного наскрізного переносу викликає затримку в асинхронному установленні рівнів сигналів, можна сформувати коло паралельного наскрізного переносу (рисунок 13.22). Очевидно, в міру збільшення розрядності лічильника зростатиме кількість входів і схем «І»




Рисунок 13.22

паралельного переносу.

Якщо треба побудувати лічильник з довільним M , причому, $2^n > M > 2^{n-1}$, то лічильник повинен містити у собі не менше n розрядів, а $M' = 2^n - M$ станів (де $M' = x_1 \cdot 2^0 + x_2 \cdot 2^1 + x_3 \cdot 2^2 + \dots + x_n \cdot 2^n$) є забороненими. Існує багато способів виключення зайвих станів. Один з них заснований на використанні зворотного зв'язку.




Рисунок 13.23

У схемі на рисунку 13.23 лічильні тригери утворюють дві групи: m_1 та m_2 . Коефіцієнт перелічення, що забезпечується першою групою, дорівнює

$$2^{m_1} \quad (m_1 - \text{кількість лічильних тригерів у}$$

груп). Група m_2 у відсутності зворотного зв'язку забезпечувала б 2^{m_2} . Але

після спрацювання останнього тригера групи m_2 вихідний імпульс надходить на вхід першого елемента групи m_2 , додаючись до імпульсів, які подаються з виходу групи m_1 . Таким чином, група m_2 відраховує $2^{m_2} - 1$ імпульсів, що надходять з виходу групи m_1 . Отже, спільний коефіцієнт перелічення $N = 2^{m_1}(2^{m_2} - 1) = 2^{m_1+m_2} - 2^{m_1}$.

13.3 Регістри

Регістри виконують функції приймання, зберігання та передавання інформації. Структурно вони є сукупність тригерів, кількість яких відповідає кількості розрядів у слові, і допоміжних схем, що забезпечують виконання деяких операцій (приймання слова з іншого пристрою, передавання слова в інший регістр, зсув коду на задану кількість розрядів вправо чи вліво, перетворення послідовного коду слова у паралельний і навпаки тощо).

За способом запису інформації або коду чисел відрізняють паралельні, послідовні, паралельно-послідовні регістри. У паралельних запис числа здійснюється в усі розряди регістра одночасно. У послідовних відбувається послідовний зсув коду тактуючими імпульсами, починаючи з наймолодшого або найстаршого розряду. Третій тип пристроїв має входи як для паралельного, так і для послідовного запису коду числа.

В залежності від кількості каналів, через які надходить інформація на входи, відрізняють парафазні і однофазні тригери. У парафазних інформація на кожний розряд надходить за двома каналами (прямою і інверсною), в однофазних - тільки за одним. Парафазні виконують, як правило, з використанням RS-тригерів, однофазні - D-тригерів.

В залежності від типів тригерів і способу їх синхронізації існують регістри багатотактної та однотоктної дій.

За функціональним призначенням можна відрізнити регістри нагромаджувальні (регістри пам'яті) і зсувні. Регістри пам'яті, головним чином, призначені для прийому багаторозрядних слів інформації та зберігання їх протягом необхідного часу. Регістри зсуву призначені для більш складної обробки інформації за рахунок зсуву її за тактовими імпульсами. Їх можна застосовувати як елементи часової затримки цифрової інформації, генератори циклічних кодів, лічильників.

У схемі регістра зберігання (рисунк 13.24) передбачені кола виконання додаткових мікрооперацій. Об'єднання входів R утворює шину гасіння (Уст. 0). Для встановлення регістра у стан 0 треба на цю шину і, звичайно, шину синхронізації С подати 1. Коло паралельного прийому коду $x_1 \dots x_n$ подано кон'юнкторами, виходи яких пов'язані з установлювальними входами S тригерів. Входи цих кон'юнкторів об'єднані спільною шиною прийому П.

Операція «прийом» у тому, що спочатку регістр установлюється у стан 0. Потім код $x_1 \dots x_n$, що приймається, подається на входи кон'юнкторів одночасно з подаванням сигналу на шини П і С. У розрядах, де $x_i = 1$, відбувається установка тригерів у стан 1. У розрядах, де $x_i = 0$, стан тригерів не змінюється.

Операція «видавання» реалізується за допомогою кон'юнкторів, на входи




Рисунок 13.24

яких надходять сигнали з прямих виходів Q тригерів. Другі входи цих кон'юнкторів об'єднані шиною видавання В. Подаючи сигнал на шину В, дістанемо на виходах кон'юнкторів прямий код $x_1 \dots x_n$. Реалізація операції «перетворення» виконується аналогічно подаванням сигналу на шину \bar{IP} , яка об'єднує кон'юнктори, що керуються інверсними виходами \bar{Q}_i тригерів і при цьому на виході кон'юнкторів з'являється зворотний код $\bar{x}_1 \dots \bar{x}_n$.

Парафазний прийом та видавання інформації (рисунок 13.25) не потребують попередньої установки в 0 елемента зберігання під час виконання прийому. Для прийому достатньо подати сигнал на шини П і C_1 . Щоб тригер DD3 зберігав код, достатньо виключити подавання сигналу на шину П. Використання парафазного передавання дозволяє сполучати видавання коду з одного регістра з прийомом коду на інший. Для цього вихід Q тригера DD3

Регістри зсуву одноктакної дії, у порівнянні з багатотактними, є більш швидкодіючими і більш простими в організації керування зсувом. Під час подавання тактового імпульсу зсуву (C-1) на такий регістр на JK - тригерах (рисунок 13.27) цей імпульс надходить одночасно на всі розряди регістра і




Рисунок 13.27

здійснюється блокування передавання інформації з основного тригера кожної комірки у допоміжний. Разом з тим дозволяється запис інформації у головний тригер комірки кожного розряду з допоміжних тригерів попередніх розрядів.

Під час необхідності виконання зсуву відразу на j розрядів виходи i -го тригера підключаються не до $(i+1)$ -го розряду, а до $(i+j)$ -го.

Регістри, що забезпечують зсув вліво і вправо, називають реверсивними. Принципи їх побудови лишаються старими, збільшується лише обсяг логічного обладнання.

Умовне графічне зображення регістра зсуву наведено на рисунку 13.28. Якщо регістр виконує операцію зсуву інформації вліво з молодшого розряду до старшого, на його умовному позначенні стрілка показує вліво. Якщо стрілки показують в обидві сторони, цей регістр - реверсивний.




Рисунок 13.28

14 НАПІВПРОВІДНИКОВІ ЗАПАМ'ЯТОВУВАЛЬНІ ПРИСТРОЇ

14.1 Призначення, основні параметри і класифікація

Мікроелектронна "пам'ять" широко використовується у сучасній електронній апаратурі різного призначення. Проте, коли йдеться про мікросхеми пам'яті, то перш за все, мають на увазі обчислювальну техніку. Адже в обчислювальних системах пам'ять займає 40-70% усього обладнання. Пам'ять при цьому визначають як функціональну частину ЕОМ, призначену для запису, зберігання і видавання команд і оброблювальних даних, що подаються у вигляді цифрових кодів. Комплекс технічних засобів, що реалізують функцію пам'яті, називають запам'ятовувальним пристроєм (ЗП). З метою зберігання інформації використовується багато технічних рішень. Наприклад, як носії інформації використовуються перфокарти, магнітні диски, стрічки. Ми зупинимося тільки на ЗП, побудованих з використанням напівпровідникової технології.

Найголовніші параметри ЗП такі.

Інформаційна ємність, що характеризується кількістю двійкових одиниць інформації (біт), які можуть зберігатися в ньому. Інформаційна ємність може змінюватися у широкому діапазоні від десятків і сотень кілобіт у міні-ЕОМ ($1 \text{ кбіт} = 2^{10} = 1024 \text{ біт}$) до 10^{12} у великих обчислювальних комплексах. Проте, під час збільшення обсягу пам'яті зростає час запису інформації та її видавання (зчитування), що веде до зниження продуктивності цифрових систем. Щоб уникнути цього, у системах з великим обсягом пам'яті використовується ієрархічна структура ЗП (при цьому до системи включається декілька видів ЗП різного обсягу і швидкодії, між якими інформація розподіляється в залежності від частоти її використання в обчисленнях).

Швидкодію оцінюють *часом циклу* $t_{\text{ц}}$ - інтервалом часу між початками (закінченнями) сигналів на одному з керуючих входів, протягом якого ІС виконує одну функцію, наприклад, запис $t_{\text{ц,зп}}$ або зчитування $t_{\text{ц,з}}$.

Загальноприйнятою є класифікація інтегрованих схем пам'яті за функціональним призначенням, способом зберігання інформації, ступенем залежності від джерел живлення, схемно-технологічним виконанням.

Так, за принципом роботи відрізняють статичні і динамічні ЗП. У *статичних* ЗП записана інформація постійно зберігається у виділеному для неї місці і не руйнується під час її зчитування, що забезпечується за допомогою постійного джерела живлення. У *динамічних* ЗП інформація постійно циркулює у масиві, який відведено для її зберігання. При цьому зчитування інформації супроводжується її руйнуванням. Для зберігання інформації її необхідно перезаписувати заново.

За функціональним призначенням і системною організацією ВІС ЗП розподіляють на: оперативні або запам'ятовувачі довільного доступу (ЗДД); надоперативні; ВІС асоціативних ЗП, тобто ЗП, у яких, крім функції зберігання, оперативного запису і зчитування реалізується ще й операція асоціативного пошуку інформації (пошук визначається ознаками наявності інформації у комірці, а не її адресою); ВІС постійних ЗП або запам'ятовувачі тільки для зчитування (ЗТЧ).

За способом вибірки існують ЗП з довільною вибіркою (ЗПДВ) і ЗП з послідовною. Для перших з них характерним є рівність часів запису-зчитування для усіх сегментів пам'яті (час обертання інформації не залежить від адреси числа у пристрої). У других дані вибираються у певній послідовності, починаючи з задалегіть визначеної адреси (тут час обертання залежить від адреси). Є ще пристрої з циклічною вибіркою, в яких звернення до інформації можливе лише у послідовні визначені моменти часу і у залежності від адреси числа час звертання змінюється від деякого мінімального до деякого максимального значення.

Мікросхеми, програмовані користувачем або програмовані тільки для читання (ПЗТЧ), дозволяють однократне програмування, оскільки воно здійснюється формуванням або руйнуванням з'єднань у матриці. Репрограмовані (РПЗП) припускають перепрограмування електричним сигналом (РПЗП-ЕС) або ультрафіолетовим світлом (РПЗП-УФ). Один з варіантів реалізації ЗТЧ, орієнтований на програмування заданих логічних функцій, називають програмованими логічними матрицями (ПЛМ).

Розглянуті різновиди напівпровідникових ЗП систематизовані на рисунку 14.1, де використовуються позначення RAM (random access memory), ROM (read only memory).

Умовні графічні позначення мікросхем статичного ЗДД з однорозрядною організацією, статичного ЗДД зі словарною організацією, динамічного ЗДД з однорозрядною організацією, масочного ЗТЧ, ПЗТЧ, РПЗП наведені, відповідно, на рисунку 14.2. На цих зображеннях: А - адреса, CS - вибір мікросхеми, W/R - запис/зчитування, DI - вхідні дані, OE - дозвіл за виходом (зчитування), DIO - дані: вхід - вихід, V_{CC} - напруга живлення, RAS - строб адреси рядка, CAS - строб адреси стовпця, DO - вихідні дані, U_{PR} - напруга програмування. Використовуються ще спеціальні знаки:



- вихід на три стани;



- вихід з відкритим емітером CE (n-p-n транзистора);




Рисунок 14.1




Рисунок 14.2

◊ - вихід з відкритим колектором СК п-р-п транзистора або з відкритим стоком МДН - транзистора з п-каналом.

14.2 Запам'ятовувачі довільного доступу

Типовий варіант структурної побудови інтегрованої схеми статичного ЗДД наведено на рисунку 14.3. Схема містить виконані на єдиному




Рисунок 14.3

кристалі матрицю накопичувача, дешифратори коду адреси рядків A_0 - A_3 і стовпців A_4 - A_7 , підсилювачі запису/зчитування, формувачі імпульсів вибірки, схему керування.

Матриця накопичувача містить велику кількість елементів пам'яті ЗП (тригерних комірок).

Запис інформації до ЗП здійснюється за допомогою підсилювачів запису. Знаходження потрібної запам'ятовуючої комірки у накопичувачі, тобто вибірка виконується за допомогою дешифраторів і блока формувачів імпульсів вибірки. Зчитування інформації або ідентифікація стану тригерної комірки здійснюється підсилювачами зчитування. Схема керування слугує для реалізації режимів зчитування та запису інформації до матриці накопичувача.

Накопичувач у загальному випадку складається з n рядків. До складу кожного рядка входять m комірок, що утворюють m - розрядне слово. Таким чином, інформаційна ємність ІС пам'яті $N = nm$ біт. Відповідні шини

динамічні ЗП на МДН-транзисторах, для яких характерна наявність значної ємності заслону транзистора і паралельно включених паразитних ємностей приладу. Оскільки опір ізольованого затвору великий ($10^{13} - 10^{14}$ Ом), заряд, занесений на ємність заслону, зберігається досить довго. Але, оскільки ємність мала (0,01 - 0,1 пФ), малий і заряд, отже, внаслідок наявності струмів витікання необхідно здійснювати підзарядження ємності, тобто відновлювати (регенерувати) інформацію, що зберігається. Для цього існує спеціальний режим регенерації.

Запам'ятовувальний елемент на рисунку 14.5 містить конденсатор $C_{п}$ і транзисторний ключ на $VT1$, що підключає цей конденсатор до шини даних (ШД). Заслін $VT1$ підключено до виходу дешифратора адреси CS. Тому під час




Рисунок 14.5

появи на даному виході дешифратора напруги високого рівня $VT1$ відкривається, підключаючи конденсатор $C_{п}$ до ШД. У цьому випадку можна або зчитати інформацію, що вже є, або записати нову.

До ШД підключено заслін транзистора $VT2$, що виконує роль підсилювача зчитування. Після підключення потрібного конденсатора до ШД з виходу підсилювача знімається напруга, пропорційна вихідній напрузі на конденсаторі.

Запис інформації здійснюється з використанням транзисторів $VT3$ і $VT4$, які за сигналом керування підключають ШД або до джерела живлення, або до спільної шини. Під час вибору потрібного запам'ятовувального елемента його конденсатор заряджається до напруги ШД.

14.3 Запам'ятовувач тільки для читання (ЗТЧ)

У ЗТЧ час запису набагато перевищує час зчитування. Інформація, записана до ЗТЧ, не шезає під час відключення напруги живлення.

Узагальнена схема ЗТЧ аналогічна рисунку 14.3. Відміна ЗТЧ від ЗДД у тому, що у ЗТЧ здійснюється вибірка декількох розрядів (1) однієї адреси

одночасно (рисунок 14.6). Виходи і входи Q_i об'єднані. Пристрій, що здійснює вибірку 1 розрядів з m , який одночасно є розрядним формувачем, називається *селектором*.

Інформація у ЗТЧ подається у вигляді наявності чи відсутності з'єднання між шинами адреси і даних. Цей принцип можна розглянути на схемі найпростішого ЗТЧ (рисунок 14.7). Після появи на виході дешифратора логічної 1 за наявності зв'язку через діод між ША і ШД що напругу прикладено до відповідного баластного резистора R_i , що у




Рисунок 14.6

додатній логіці сприймається як поява на шині сигналу логічної 1. За відсутності зв'язку струм через відповідний резистор не проходить, що класифікується як сигнал логічного нуля.

В залежності від типу і способу організації зв'язку між шинами адреси і даних ЗТЧ бувають масочні, програмовані (пропалювані), репрограмовані. У масочних інформація записується безпосередньо у процесі їх виготовлення. Програмовані програмуються їх споживачем (спеціально для цього існують перемички між шинами адреси і вихідними виводами, які включено до емі-

терних кіл транзисторів; пропускаючи через такі перемички імпульс струму 20 - 30 мА, їх перепалюють). Записана у такому елементі - інформація не




Рисунок 14.7

руйнується. У репрограмованих ЗП функції перемичок виконують МДН-транзистори з плаваючим заслоном, а також МНОН - транзистори (метал Al - нітрид кремнію Si_3N_4 - окис кремнію SiO_2 - напівпровідник Si).

Типову схему запам'ятовувального елемента РПЗП наведено на рисунку 14.8. Транзистор VT1 слугує для вибору за сигналом з виходу дешифратора адреси відповідного транзистора пам'яті - VT2. Шину даних ШД




Рисунок 14.8

через обмежувальний резистор підключено до джерела живлення. Під час відпирання VT1 протікання струму у колі його стану залежить від стану транзистора VT2. Якщо струм через VT2 проходить, вважають, що у комірці записано логічний 0, якщо струм відсутній - сигнал логічної 1. Відсутність будь-яких зв'язків дозволяє затвору тривалий час зберігати досить великий електричний заряд. Зовнішньою дією можна змінити стан транзистора VT2, тобто репрограмувати пристрій.

15 ГЕНЕРАТОРИ ІМПУЛЬСНИХ СИГНАЛІВ

15.1 Мультивібратори

Якщо у схемі симетричного тригера (рисунок 13.4) одне чи обидва кола зв'язку між каскадами замінити суто ємнісними, то, відповідно, один чи обидва стійких статичних стану рівноваг перетворюються у нестійкі, тривалість яких визначатиметься процесами релаксації - зарядом або розрядом конденсаторів у колах зв'язку. Оскільки ці нерівноважні стани характеризуються відносно повільними (у порівнянні з процесами регенерації) змінами струмів і напруг, їх називають квазістійкими. Генератори імпульсів з резистивно-ємнісними міжкаскадними станами, називають *мультивібраторами*. Мультивібратори можуть працювати у трьох режимах: чекаючому, автоколивань і синхронізації.

В чекаючому режимі мультивібратор має один тривало стійкий стан рівноваг, у якому він знаходиться до подавання запускаючого імпульса. У другому стані пристрій знаходиться скінчений час, після чого автоматично повертається у вихідний стан.

У режимі автоколивань мультивібратор має два квазістійких стани, які періодично чергуються. Період коливань $T = t_{i1} + t_{i2}$, де t_{i1} і t_{i2} - час перебування (тривалість імпульса) у першому і другому станах квазістійкої рівноваги.

У режимі синхронізації момент переходу з квазістійкого стану у стійкий (або інший квазістійкий) визначається синхронізуючим сигналом.

Схему найпростішого автоколивального мультивібратора на транзисторах наведено на рисунку 15.1, а часові діаграми його роботи на рисунку 15.2. Вважатимемо транзистор безінерційним елементом, а схему мультивібратора симетричною.




Рисунок 15.1

Як і у відповідному тригері, у схемі рисунку 15.1 один транзистор знаходиться у режимі відсікання, інший у режимі насичення.

Оскільки для насичення транзистора має виконуватися нерівність $h_{21e}i_{\beta} \geq i_{K_{\max}}$ умови насичення транзисторів VT1 і VT2 описуються, відповідно, співвідношенням




Рисунок 15.2

$$\frac{h_{21e1}}{R_{62}} \geq \frac{1}{R_{K1}} + \frac{2}{R_{61}}; \quad (5.1)$$

$$\frac{h_{21e1}}{R_{61}} \geq \frac{1}{R_{K2}} + \frac{2}{R_{62}}; \quad (5.2)$$

Умова запирання VT1 завжди виконується, оскільки від'ємний перепад на колекторі транзистора VT2 (і на базі VT1) під час відкривання VT2 набагато більше рівня запирання VT1. Аналогічно, завжди виконується умова запирання VT2.

Розглянемо перехідні процеси у схемі. Нехай у момент t_0 відбувається чергове перемикання мультивібратора і транзистор VT1 потрапляє у режим насичення, а VT2 - відсікання. З цього моменту у схемі проходять два самостійних процеси: конденсатор C2 заряджається (коло заряду: джерело живлення, R_{K2} , обкладинки C2, база-емітер VT1), конденсатор C1 розряджається (коло розряду: джерело живлення, R_{61} , обкладинки C1, колектор-емітер VT1).

Напругу U_{C1} можна подати трьома складовими, пов'язаними з відповідними джерелами: 1) заряд на конденсаторі у початковий момент часу; 2) джерело живлення $E_{\text{ж}}$; 3) некерований колекторний струм закритого VT2.

Для визначення першої складової вважатимемо, що C1 був заряджений до $E_{\text{ж}}$, а решта джерел відсутня. Тоді U_{C1} знижуватиметься за експоненціальним законом

$$U'_{C1} = E_{\text{ж}} \cdot e^{-\frac{t}{C1 \cdot R_{61}}}$$

Для визначення другої складової припустимо, що конденсатор розряджений і $I_{K0} = 0$. При цьому

$$U_{C1}' = -E_{\text{ж}} \cdot (1 - e^{-\frac{t}{R_{61} \cdot C1}}).$$

Нарешті під дією тільки струму I_{K0} напруга U_{C1} прямує до $-R_{61} I_{K0}$

$$U_{C1}'' = -R_{61} \cdot I_{K0} (1 - e^{-\frac{t}{R_{61} \cdot C1}}).$$

Таким чином,

$$U_{6e} = U_{C1}' + U_{C1}'' + U_{C1}''' = (2E_{\text{ж}} + R_{61} I_{K0}) \cdot e^{-\frac{t}{R_{61} \cdot C1}} - (E_{\text{ж}} + R_{61} I_{K0})$$

Враховуючи, що перехід мультивібратора у новий квазістійкий стан відбувається у момент часу t_2 , коли $U_{6e2} = 0$, дістанемо

$$t_{i1} = R_{61} \cdot C1 \cdot \ln \frac{2E_{\text{ж}} + R_{61} I_{K0}}{E_{\text{ж}} + R_{61} I_{K0}}, \quad (15.3)$$

або

$$t_{i1} = R_{61} \cdot C1 \cdot \ln \left(1 + \frac{1}{1 + \frac{R_{61} I_{K0}}{E_{\text{ж}}}} \right). \quad (15.4)$$

Інтервал часу

$$t_1 - t_0 \approx 2.3 R_{K1} C1$$

визначає тривалість фронту.

У момент t_2 відбудеться чергове перемикання транзисторів. Транзистор VT1 буде закритим, VT2-насиченим. Далі процеси йтимуть аналогічно. C1 заряджається, C2 розряджається. Тривалості інтервалів $t_3 - t_2$ і $t_4 - t_2$ можна визначити з виразів (15.3) і (15.4) замінивши $R_{K1} C1$ на $R_{K2} C2$; $R_{61} C1$ на $R_{62} C2$.

Період проходження імпульсів $T = t_{i1} + t_{i2}$, а робоча частота $f = 1/T$. Якщо впливанням I_{K0} на тривалість імпульсів знехтувати, то $t_{i1} \approx 0,7 R_{61} C1$, $t_{i2} \approx 0,7 R_{62} C2$, а частота вихідної напруги симетричного автоколивального мультивібратора не залежить від напруги живлення і повністю визначається параметрами його елементів.

Для переведення розглянутої схеми у режим очікуючого мультивібратора необхідно, щоб один з квазістійких станів рівноваги став стійким. Цього можна досягти, якщо, наприклад, хоча б один зв'язок між схемами комутації за змінним струмом замінити зв'язком за постійним струмом. Така схема

наведена на рисунку 15.3. У вихідному стані VT1 запертий, VT2 відкритий і насичений.




Рисунок 15.3

Такий стан забезпечується відповідним добром R_1 , R_2 , R_6 , R_e так, щоб у цей період напруга на R_2 від струму через подільник $R_1 + R_2$ була меншою, ніж на R_e від струму через R_6 , VT2, R_e .

Часові діаграми зображені на рисунку 15.4. Подання запускуючого імпульсу веде до відновлення кола додатного зворотного зв'язку і перекидання схеми, що завершується відпиранням VT1 і запиранням VT2. З відпиранням VT1 починається розряд C (стан квазірівноваги) і пов'язаний з ним спад U_{62} .

У момент, коли U_{6e2} досягне порогового рівня відпирання, VT2 відкривається; виникає регенеративний процес зворотного перекидання, що завершується запиранням VT1 і насиченням VT2. Амплітуда вихідного імпульсу

$$U_m = E_{ж} \cdot R_{K2} / (R_{K2} + R_e),$$

а тривалість його $t_i \approx 0,7R_{6e}C$.




Рисунок 15.4

Принцип побудови імпульсних генераторів на операційних підсилювачах базується на тому, що під час з'єднання виходу ОП з його неінвертуючим входом здобувається замкнене резисторне або RC-коло додатного зворотного зв'язку, що забезпечує можливість виникнення лавиноподібних процесів. Так, у схемі автоколивального мультивібратора, що наведена на рисунку 15.5, а його часові діаграми на рисунку 15.6, додатний зворотний зв'язок забезпечується подільником R2-R3.




Рисунок 15.5




Рисунок 15.6

Нехай у деякий момент часу $U_{\text{вих}}$ зростає. Тоді збільшується і напруга на неінвертуючому виході U^+ , що веде до подальшого зростання $U_{\text{вих}}$. У результаті лавиноподібного процесу $U_{\text{вих}}$ стрибком зростає до напруги насичення ОП $U_{\text{нас}}$, а U^+ до величини $\gamma U_{\text{нас}}$; де $\gamma = R3 / (R2 + R3)$. Напруга на інвертуючому вході U^- при цьому лишається практично незмінною і дорівнює нулю.

Починається процес зарядження конденсатора C1 через резистор R1, що викликає збільшення напруги U^- , яка прямує до $E_{\text{ж}}$ за експонентою. У деякий момент $t = t_{11}$ виконується рівність $U^+ = U^-$. Вихідна напруга при цьому зменшується до нуля і починає змінювати полярність на від'ємну. Цей процес також відбувається лавиноподібно. По закінченні його $U_{\text{вих}} = -U_{\text{нас}}$, а $U^+ = -U_{R1}$. Конденсатор починає розряджатися через R1, прагнучи перезарядитися до $-U_{\text{нас}}$. У момент, коли під час перезарядження $U^- = U^+$, знову відбудеться перекидання ОП. Далі процес періодично повторюється.

Під час стабільної роботи схеми тривалість імпульсів

$$t_i = \tau \ln \frac{1+\gamma}{1-\gamma}$$

а період $T = 2t_i$. Щільність імпульсів при цьому дорівнює 2, а вихідний сигнал прямокутної форми має назву меандру. Для отримання більшої щільності необхідно коло зарядження конденсатора С1 зробити відмінним від кола розрядження. Для цього між виходом і інвертуючим входом замість резистора R1 вмикають коло з двох резисторів і двох діодів (рисунок 15.7). Тоді зарядження С1 йде через один резистор, розрядження - через другий, а




Рисунок 15.7

$$T = (R' + R'')C \cdot \ln \frac{1+\gamma}{1-\gamma}$$

де R' і R'' - опори, відповідно, зарядженого і розрядженого резисторів.

Один з варіантів чекаючого мультивібратора на ОП наведено на рисунку 15.8, а часові діаграми на рисунку 15.9.

У вихідному стані $U^+ = 0$ струм через С2 не тече, $U^- = U_{оп}$ (опорна напруга), $U_{вих} = -U_{нас}$, конденсатор С2 заряджений.

Подавання від'ємного запускаючого імпульса амплітудою $U_{вх} > U_{оп}$ веде до збільшення $U_{вих}$. Завдяки додатному зворотному зв'язку йде процес лавиноподібного перекидання.




Рисунок 15.8




Рисунок 15.9

У стані квазірівноваги конденсатор C_2 перезаряджається з $\tau = R_2 C_2$. Діод VD_1 закритий. В міру перезарядження зменшується струм через R_2 і зменшується U^+ . Під час досягнення ним рівня $U_{оп}$ виникає процес зворотного перекидання і т. д.

До складу автоколебального мультивібратора на логічних елементах (рисунок 15.10) входять два двохходових інвертори на DD і DD_2 . Діоди VD_1 і VD_2 охороняють логічні елементи від дії великих напруг від'ємної полярності. Час перебування інверторів у нульовому або одиничному станах визначається часом зарядження одного з конденсаторів C_1 або C_2 .

На рисунку 15.11 зображені часові діаграми, що пояснюють роботу пристрою. Нехай у деякий момент t_0 установилися $U_{вих} = U^0$, $U_{вих2} = U^1$. У цей час конденсатор C_2 заряджається. В міру його заряду $U_{вх1} = I_{C_2} R_2$




Рисунок 15.10




Рисунок 15.11

зменшиться до $U_{пор}$ і відбудеться перекидання інверторів. Конденсатор C_2 буде розряджатися, а C_1 заряджатися. Далі процес повторюється. У цій схемі якщо $R_1 = R_2 = R$ і $C_1 = C_2 = C$, $T = 1.4RC$, а щільність дорівнює двом. Останню можна змінити, змінюючи співвідношення часозадавальних ємностей.

Дана схема однаково добре працює під час використання як ТТЛ, так і МДН-типів логічних елементів. В останньому випадку, оскільки $I_{вх}^0$ практично відсутній, включення діодів VD_1 і VD_2 тим більше корисне, бо гарантує прискорення розрядження часозадавальних конденсаторів, а, отже, і більшу точність збігу розрахункових та експериментальних значень основних параметрів мультивібратора.

Чекаючий мультівібратор можна здобути з відповідного автоколивального виключенням, наприклад, резистора R2 і діода VD2




Рисунок 15.12

Відповідна схема наведена на рисунку 15.12, а її часові діаграми на рисунку 15.13. Тут виключений RC-зв'язок замінюється безпосереднім (тригерним) зв'язком виходу DD2 з одним з входів DD1.

У вихідному стані на виході DD1 рівень логічного 0, на виході DD2 - логічної 1.

Під дією імпульса запуску DD1 замикається, DD2 відпирається, напруга на його виході досягає рівня логічного 0 і цим рівнем елемент DD1 підтримується у закритому стані навіть після закінчення дії запусконого імпульса.




Рисунок 15.13

Стан, коли DD1 закритий, а DD2 відкритий, є квазірівноважним. У цьому стані конденсатор заряджається через вихідний опір DD1 і резистор R. В міру зарядження C струм зарядження зменшується і зменшується $U_{вх2}$ (тобто напруга на R), разом з цим збільшується $U_{вх1}$ на виході DD1.

Коли $U_{вх2}$ досягне порогового рівня, DD2 замикається, напруга на його виході збільшується і під час досягнення нею порогового рівня відкривається DD1. Виникає регенеративний процес, який веде до швидкого повного відпирання DD1 і запирання DD2. Відновлюється вихідний стан, конденсатор C розряджається через вихідний опір відкритого DD1 і діод VD1.

15.2 Формувачі імпульсів

Поняття формувач об'єднує широке коло цифрових і навіть аналогових пристроїв, призначених для отримання імпульсів з потрібними часовими та амплітудними характеристиками. Як правило, під час формування імпульсів намагаються забезпечити, у першу чергу, будь-який один головний для кожного конкретного випадку параметр. Формувачі використовують також для побудови лінії затримки для великих проміжків часу. У цьому випадку вони являють собою послідовне включення RC-кола і порогового елемента. Під час дії на RC-коло перепаду напруги на її виході виробляється напруга, яка змінюється з часом за експонентою і прямує до граничного рівня $U(\infty)$. У той момент, коли згадана напруга переходить рівень $U_{\text{пор}}$, пороговий елемент перекидається.

Формувач з інтегруючим RC-колом наведено на рисунку 15.14, а його часові діаграми на рисунку 15.15.

Нехай на вході схеми з елементом ТТЛ діє напруга логічного 0. Вхідна напруга інвертора




Рисунок 15.14




Рисунок 15.15

$$U^0 = E_0 + \frac{E_{\text{ж}} - E_0 - e_{\text{від}}}{R + R_1} R < U_{\text{пор}}$$

де $e_{\text{від}}$ - напруга відсікання емітерного переходу багатоемітерного транзистора ТТЛ - елемента, R_1 - опір резистора у колі його бази. Вихідна напруга має логічний рівень 1.

Під час появи на вході імпульсу додатної полярності конденсатор заряджається зі сталою часу

$$\tau_{зар} = C \frac{R \cdot R_1}{R + R_1},$$

прямуючи до граничного рівня

$$U_{гр} = E_1 + \frac{E_{ж} - E_1 - e_{від}}{R + R_1} R.$$

У момент t_1 напруга на конденсаторі досягає $U_{пор}$ і перейде його. Через $t_3^{1,0}$ напруга на виході інвертора перемикається у 0. Після перемикавання емітерні переходи БЕТ інвертора дістануть зворотне зміщення і відключать конденсатор C від джерела живлення, конденсатор заряджається вже з $\tau_1 = CR$ і напруга на ньому прямує до E_1 . Якщо $t_{вх1} \geq t_3 + 3\tau_1$, до моменту закінчення вхідного імпульсу конденсатор буде заряджений до E_1 .

У момент t_2 вхідний імпульс закінчується. Конденсатор розряджається з $\tau_{роз} = \tau_1$, напруга на ньому прямує до E_0 .

У момент t_3 U_C знизиться до $U_{пор}$. Інвертор з затримкою перемикається. Емітерні переходи БЕТ відкриваються і R_1 підключиться до кола розрядження.

Формувач з диференціальним колом та його часові діаграми наведені, відповідно, на рисунках 15.16 і 15.17.




Рисунок 15.16




Рисунок 15.17

У відсутності вхідних імпульсів на резисторі виробляється початкова напруга

$$U_0 = (E_{ж} - e_{від}) \frac{R}{R + R_1}.$$

Під час подавання у t_0 перепаду напруга на резисторі підвищиться до рівня, що перевищує $U_{пор}$. Логічний елемент перемикається і через $t_3^{1,0}$ на його виході

з'являється логічний 0. Конденсатор С заряджається. При $U_R(t) > U_{пор}$ емітерні переходи БЕТ відключають R_1 від кола заряду, тому $\tau_{зар} = RC$. В міру заряду С напруга на резисторі R (на вході логічного елемента) дорівнює $U_{пор}$. Починається перекидання DD1 і через $t_3^{0,1}$ на його виході знову логічна 1.

У момент t_2 вхідний імпульс закінчується і на вході знову E_0 . Конденсатор розряджається через R і R_1 . Тут також можливе включення захисного діода VD.

Формувач коротких імпульсів зображено на рисунку 15.18, де коло затримки складається з трьох елементів DD1+DD3. Елемент DD4 формує вихідний імпульс.




Рисунок 15.18

У вихідному стані на вході діє логічний 0. На виході схеми теж 0.

Під час подавання на вхід логічної 1 інвертор DD4 відкривається і починається формування короткого імпульса. Послідовно відбуваються зміни станів елементів DD1+DD3 у колі затримки. Коли перекидається DD3, інвертор DD4 замикається. Формування вихідного імпульса закінчується. Тривалість вихідного імпульса

$$t_i = t_{з.п.1}^{1,0} + t_{з.п.2}^{0,1} + t_{з.п.3}^{1,0} + t_{з.п.4}^{0,1} - t_{з.п.4}^{1,0}$$

Для формування вихідного імпульса великої тривалості можна обмежитися двома елементами лінії затримки, а між ними включити інтегруюче RC-коло

15.3 Генератор імпульсів на інтегрованому таймері

Як один з пристроїв формування і перетворення імпульсів використовується також інтегрований таймер, що являє собою монолітну інтегровану схему, на базі якої можна виконувати різні пристрої формування стабільних часових інтервалів від частки мікросекунд до однієї години.

Структурний склад такої ІС наведений на рисунку 15.19, а часові діаграми роботи у чекаючому режимі - на рисунку 15.20.

Тут VT1 виконує роль ключа, керованого напругою, що знімається з виходу тригера. VT2-VT3 - повторювач, який забезпечує велику навантажувальну здатність таймера. Компаратори призначені для отримання потрібного




Рисунок 15.19

перепаду напруги у момент рівності їх вхідних напруг. Тригер керує вихідним і розрядним транзисторами. Початковий стан тригера встановлюється імпульсом скиду, що подається на установлювальний вхід 4. Контакт 1 є для з'єднання з корпусом, 2 - для подавання імпульсу запуску таймера, 3 - вихід, 5 -




Рисунок 15.20

для контролю рівня опорної напруги на вході першого компаратора, 6 - для підключення елементів хронуючого кола.

Для побудови чекаючого генератора (схеми затримки часу) між контактами 6 і 7 підключають часозадавальний резистор R, між контактами 1 і 6 - часозадавальний конденсатор C.

В чекаючому режимі таймер працює так. Під час

подавання імпульсу скиду на установлювальний вхід 4 на виході \bar{Q} тригера DD1 з'являється високий рівень напруги, який відкриває VT1 і VT3. В результаті $U_{\text{вих}}$ таймера стає близьким до 0, а конденсатор С швидко розряджається через VT1 майже до 0. Напруга на верхньому вході компаратора DA1 (напруга на резисторах R2, R3) перевищує напругу на нижньому вході, тому напруга на виході DA1 мала. Проте, напруга на нижньому вході DA2 вище напруги, що знімається з R3.

Подавання запускаючого імпульсу від'ємної полярності на вхід 2 стрибкоподібно підвищує вихідну напругу DA2, викликаючи перекидання тригера, відкриття VT2 і замикання VT1 і VT3. Вихідна напруга таймера стрибкоподібно зростає, а конденсатор С заряджається через резистор R.

В міру зарядження конденсатора С напруга на нижньому вході DA1 досягає опорного рівня $U_{\text{оп}}$ (що визначається напругою, яка знімається з R2, R3), компаратор DA1 перекидається, напруга на його виході зростає стрибкоподібно, тригер переходить у вихідний стан, транзистори VT1 і VT3 відкриваються. Вихідна напруга таймера спадає майже до 0, а конденсатор С швидко розряджається через VT1. Тривалість імпульса

$$t_1 = RC \ln(1/1-\alpha),$$

де $\alpha = U_{\text{оп}} / E_{\text{ж}}$. На практиці $t_1 \approx 1.1RC$.

Автогенератор на інтегральному таймері і часові діаграми наведено на рисунках 15.21 і 15.22. Для нього роблять $\alpha \approx 0.66$.

Нехай у деякий момент починається стадія зарядження конденсатора С через резистори R' і R". Доки напруга на вході 6, що складається з напруг на конденсаторі та резисторі R", менше $0.66E_{\text{ж}}$, перший компаратор має низьку вихідну напругу. Напруга на вході 2 компаратора DA2 (рисунок 15.19) вище $0.33E_{\text{ж}}$ і тому $U_{\text{вих}}$ компаратора низька; напруга на виході \bar{Q} тригера мала, VT1 і VT3 закриті. Коли напруга на вході 7 дорівнюватиме $0.66E_{\text{ж}}$, вихідна напруга DA1 стрибкоподібно збільшиться, напруга на виході \bar{Q} зрос-




Рисунок 15.21




Рисунок 15.22

те, VT1 і VT3 відкриються. Вихідна напруга таймера різко зменшиться, конденсатор С почне розряджатися через R" і VT1. Напруга на вході 2 компаратора DA2 зменшуватиметься і коли вона досягне рівня $0.33 E_{ж}$, вихідна напруга DA2 різко збільшиться, викликаючи перекидання тригера і запирання VT1 і VT3.

$$t_1 \approx 0.7(R'+R'')C, \quad t_2 \approx 0.7CR'', \quad T \approx 0.7(R'+2R'')C.$$

15.4 Генератори імпульсів пилкоподібної форми

У багатьох практичних застосуваннях, зокрема, у розгортках електронно-променевих трубок, є потреба в імпульсах, напруга яких лінійно змінюється з часом. Генератори такої напруги зуть генераторами пилкоподібної напруги (ГПН) або генераторами напруги, що лінійно змінюється, (ГЛЗН).

Як правило, для здобуття потрібної напруги використовується заряд або розряд конденсатора. Структурна схема пристрою має вигляд рисунку 15.23.




Рисунок 15.23

Розрядний каскад Р періодично розряджає С. У роміжках між включеннями цього каскаду конденсатор заряджається через зарядний каскад З, що є генератором струму.

Напруга на конденсаторі (вихідна напруга)

$$U_C(t) = \frac{1}{C} \int_0^t i_{\text{зар}}(t) dt.$$

Під час постійного струму I_0 і нульовій початковій напрузі

$$U_C(t) = \frac{I_0}{C} t, \quad (15.5)$$

тобто лінійно залежить від t .

Для нормального функціонування між опорами зарядного і розрядного каскадів мають виконуватися такі співвідношення:

- для генератора напруги, що зростає:

$$R_3 \ll R_P \text{ під час прямого ходу,}$$

$$R_3 \gg R_P \text{ під час зворотного ходу;}$$

- для генератора напруги, що спадає:

$$R_3 \gg R_P \text{ час прямого ходу,}$$

$$R_3 \ll R_P \text{ під час зворотного ходу.}$$

У найпростішій схемі ГПН (рисунок 15.24) транзистор відіграє роль ключа.

У вихідному стані транзистор насичений, напруга на конденсаторі дорівнює нулю.




Рисунок 15.24




Рисунок 15.25

Від'ємний вхідний імпульс закриває транзистор. Конденсатор C заряджається за законом (рисунок 15.25)

$$U_C(t) \approx (E_{\text{Ж}} - I_{\text{К0}}R)(1 - e^{-\frac{t}{RC}}),$$

і за час прямого ходу $t_{\text{пх}}$ напруга на конденсаторі досягає значення

$$U_m = (E_{\text{Ж}} - I_{\text{К0}}R)(1 - e^{-\frac{t_{\text{пх}}}{RC}}).$$

Лінійність вихідної напруги можна забезпечити тільки тоді, коли за час $t_{\text{пх}}$ струм заряду мало зміниться і залишиться близьким до початкового значення $E_{\text{Ж}}/R$. Для цього необхідно $RC \gg t_{\text{пх}}$. Тоді коефіцієнт нелінійності (відносна зміна швидкості зростання напруги під час робочого ходу)

$$\gamma = \frac{U_m}{E_{\text{Ж}} - I_{\text{К0}}R} \approx K_{\text{Вик}},$$

де $K_{\text{Вик}}$ — коефіцієнт використання напруги джерела живлення.

Перевагою такої схеми є простота. Недоліки: необхідність високовольтного живлення, мала температурна стабільність.

Для підвищення лінійності закону зміни напруги та більш ефективного використання джерела живлення на практиці застосовують більш складні схеми ГЛЗН, які відрізняються одна від одної способами стабілізації зарядного (або розрядного) струму конденсатора.

Одну з таких схем, яка є генератором напруги, що лінійно спадає, наведено на рисунку 15.26. Тут $VT1$ — ключовий, $VT2$ працює у підсилювальному режимі. Для стабілізації розрядного струму використовується від'ємний зворотний зв'язок.

У початковому стані $VT1$ насичений. До кола його емітера включено додаткове джерело $-E_e$, тому напруга на колекторі $VT1$, а, отже, і на базі $VT2$

дорівнює $-E_e$, внаслідок чого VT2 знаходиться у режимі відсікання і напруга на його колекторі майже E_e . Конденсатор С заряджений до напруги $U_C = E_{ж} + E_e$.




Рисунок 15.26




Рисунок 15.27

У момент t_1 (рисунок 15.27) до бази VT1 подається прямокутний імпульс від'ємної полярності, який запирає цей транзистор. Транзистор VT2 переходить до активного режиму. Оскільки $U_{к2} = U_C + U_{б2}$, на колекторі VT2 відбудеться такий же стрибок напруги, як і на колекторі VT1.

Після зміни стану схеми конденсатор починає розряджатися через VT2, джерело живлення і $R_{к1}$. В міру розряду $U_{к1}$ та $U_{б2}$ дещо зростають. Транзистор VT2 за рахунок збільшення $U_{б2}$ відкривається значно більше. Струм розряду конденсатору збільшується, що веде до збільшення падіння напруги на $R_{к1}$, тобто від'ємний зворотний зв'язок через конденсатор С прагне підтримувати незмінною величину струму розряду.

В момент t_2 транзистор VT1 знову переходить до насичення, а транзистор VT2, до відсікання, після чого конденсатор заряджається через VT1 і $R_{к2}$.

16 АНАЛОГО-ЦИФРОВІ ТА ЦИФРО-АНАЛОГОВІ ІМПУЛЬСНІ ПРИБОРИ

16.1 Призначення, основні властивості і класифікація

В електронних системах однаково широко використовується обробка інформації, поданої в аналоговій та цифровій формах. Пояснюється це тим, що первинна інформація про різноманітні фізичні величини і процеси має, як правило, аналоговий характер. Обробку ж цієї інформації зручніше вести у цифровій формі. Використання здобутих після цифрової обробки результатів також у більшості випадків потребує їх аналогового подання. Для впровадження цифрової обчислювальної техніки і мікропроцесорів до автоматичних інформаційно-обчислювальних і керуючих систем на перший план висувається проблема їх зв'язку з об'єктами. Електронна система повинна мати пристрої взаємного перетворення аналогових і цифрових сигналів. Роль таких пристроїв виконують аналого-цифрові і цифро-аналогові перетворювачі.

Аналого-цифровий перетворювач (АЦП) призначений для перетворення електричного сигналу, що безперервно змінюється з часом, в еквівалентні йому значення числових кодів.

Цифро-аналоговий перетворювач (ЦАП) призначений для перетворення вхідної величини, поданої послідовністю числових кодів, в еквівалентні їм значення безперервного електричного сигналу.

Нехай для процесу аналого-цифрового перетворення задана деяка аналогова залежність $f(t)$ (рисунк 16.1). Для того, щоб здобути її дискретний ек-




Рисунок 16.1

вивалент $F(nT_B) = \{F(0), F(T_B), F(2T_B), \dots\}$, необхідно провести вибірку її значень у дискретні моменти часу nT_B , де $n=0,1,2,\dots$ ціле число. Постійна величина T_B зветься періодом вибірки або періодом дискретизації, а сам процес заміни вихідної аналогової функції деякою дискретною — дискретизацію сигналу за часом. Така дискретна функція $F(nT_B)$ відносно самого сигналу $f(t)$ має, як і раніше, аналоговий характер, оскільки може приймати не-

скінченну кількість різних значень.

Далі весь динамічний діапазон $D = F(nT_B)_{\max} - F(nT_B)_{\min}$ зміни дискретної функції $F(nT_B)$ розбивають на деяке число рівнів N і здійснюють округлення кожної величини $F(nT_B)$ найближчого рівня F_n^* . Величина $h = D/N$ має

назву кроку квантування. Результатом операції квантування за рівнем є дискретна функція F_n^* , яка може приймати $N+1$ значень.

Тепер треба вибрати деякий код $K = \{K_1, K_2, \dots\}$, який здатний відображати не менш $(N+1)$ -го значення, і кожному дискретному значенню F_n^* поставити у відповідність деякий код K_i . У найпростішому випадку таким кодом може бути послідовність чисел, що відповідають порядковим номерам рівнів квантування. За такого вибору коду зображена на рисунку 17.1 функція може бути заміненою послідовністю десяткових чисел: $K_n = \{0, 1, 4, 5, 5, 6, 6, 5, 4, 3, 3\}$, або у двійковій формі $K_n = \{000, 001, 100, 101, 101, 110, 110, 101, 100, 011, 011\}$.

Аналогічно процес аналого-цифрового перетворення можна подати виразом

$$K_{n_i} = \left\lfloor \frac{f(t)|_{t=n_i T_B}}{h} \right\rfloor \pm \delta K_{n_i} ,$$

де результат у квадратних дужках округлений до найближчого цілого числа, δK_{n_i} - похибка перетворення на i -му кроці.

Похибка квантування, що визначається величиною $-h/2 \leq \epsilon \leq h/2$ під час збільшення розрядності вихідного коду може бути зменшеною до якої завгодно малої величини. Але на відміну від похибки дискретизації за часом, вона принципово притаманна даному алгоритму і не може бути зведеною до нуля вибором параметрів пристрою.

Зворотний процес цифро-аналогового перетворення передбачає послідовне виконання таких операцій: 1) формування у заданому діапазоні зміни вихідного сигналу його дискретних значень, що відрізняються на деяке значення α , і ставлення у відповідність кожному сформованому рівню деякого коду K_i ; 2) послідовне, з заданим часовим інтервалом T , привласнення вихідному сигналові значень виділених рівнів, що відповідають вхідній послідовності входів.

Якщо припустити, що $\alpha = h$ і $T = T_B$, то результатом цифро-аналогового перетворення раніш здобутої послідовності кодів K_n буде східчаста функція F_n^* , зображена на рисунку 16.1. Ця функція, хоча і безперервна за часом, але лишається дискретною за рівнем, що є результатом похибки, обумовленої квантуванням. Сам процес цифро-аналогового перетворення не вносить принципових похибок, а лише матеріалізує похибки, здобуті в АЦП. Виникаючі похибки мають тут суто інструментальний характер і виявляються вони у вигляді дрейфу нуля ОП, зміни крутості коефіцієнта передавання, нелінійності функції передавання тощо.

З точки зору методу перетворення ЦАП реалізують або підсумовування одиничних еталонних величин або еталонних величин, ваги яких відрізняються.

У першому випадку використовується тільки одна еталонна величина вагою в один квант. У другому ваги еталонних величин залежать від номера розряду, а у підсумовуванні приймають участь лише ті еталонні величини, для яких у відповідному розряді вхідного коду є одиниця. При цьому використовується двійковий позиційний або двійково-десятковий код. У разі двійкового позиційного коду значення усіх розрядів надходить одночасно на усі входи ЦАП.

Далі ЦАП можна класифікувати за способом формування вихідного сигналу (з підсумовуванням напруг, струмів, діленням напруг), за родом вихідного сигналу (зі струмовим виходом, виходом за напругою), за полярністю вихідного сигналу (уніполярні, біполярні) і т.д.

АЦП з позиції методу перетворення поділяються на пристрої, що реалізують методи послідовного рахування, порозрядного кодування, зчитування.

Перші здійснюють зрівноважування вхідної аналогової величини сумою однакових еталонів. Момент рівності цих величин фіксується пристроєм порівняння.

Другі працюють у декілька етапів, кількість яких дорівнює кількості розрядів, а значення пропорційні ваговим коефіцієнтам вихідного позиційного коду.

Треті використовують N еталонів (N - кількість рівнів квантування).

Сукупність значень вихідної аналогової величини x_i у залежності від




Рисунок 16.2

значень вхідного коду K_i називають *характеристикою перетворення*. Така сукупність може бути поданою у вигляді формули, таблиці або графіка (наприклад, рисунок 16.2). Значення дискретної зміни вихідної аналогової величини під час зміни значень вхідного коду на одиницю називають *ступенем квантування*. У разі двійкового лінійного ЦАП усі ступені

$$h = \frac{X_{\max} - X_{\min}}{b - 1}$$

де b - кількість можливих значень коду.

Номинальне значення ступеня квантування, що подає найменшу зміну вихідної аналогової величини, є *роздільною здатністю* перетворень.

Характеристики перетворення реальних пристроїв відрізняються від ідеальних формою, значенням ступенів і розташуванням відносно осей координат. Ступінь збігу реальної характеристики перетворення з ідеальною визначає *точність*. Кількісно вона виражається нелінійністю, диференційною нелінійністю (відхиленням справжнього кроку квантування від його середнього значення), зміщенням початкової точки характеристики перетворення.

Абсолютна похибка перетворення у кінцевій точці шкали - це відхилення реальних максимальних значень вхідного для АЦП і вихідного для ЦАП аналогових сигналів від значень, що відповідають кінцевій точці ідеальної характеристики перетворення.

Максимальна частота перетворення F_{\max} - найбільша частота дискретизації, за якої задані параметри відповідають установленим нормам.

Швидкодія АЦП і ЦАП обмежується динамічними похибками, що виникають під час квантування аналогової величини за часом. Динамічна похибка визначає час перетворення T_{Π} - часовий інтервал від моменту запуску перетворювача до моменту одержання коду для АЦП, інтервал часу між моментом надходження вхідного коду і моментом встановлення з заданою точністю вихідного сигналу для ЦАП.

16.2 Цифро-аналоговий перетворювач

Принцип дії найбільш поширених паралельних ЦАП базується на підсилюванні еталонних струмів (напруг), що відповідають вагам розрядів.

Найпростіший ЦАП (рисунок 16.3) складається з резистивної матриці і підсумовуючого операційного підсилювача. У загальному випадку опори відповідних резисторів вибирають такими, щоб при замкнених ключах через них протікав струм, що відповідає вазі розряду.

У схемі рисунку 16.3 відповідний ключ має бути замкненим тоді, коли у відповідний розряд надходить логічна одиниця, тобто кожний двійковий розряд керує своїм ключем. При цьому




Рисунок 16.3

$$U_{\text{вих}} = -U_{\text{вх}} \frac{R_0}{R} (S_0 + 2S_1 + 4S_2 + 8S_3).$$

Для збільшення кількості розрядів слід підключити паралельно відповідну кількість резисторів $R/16$, $R/32$ і т. д. Найбільш жорсткі вимоги ставляться до резисторів старших розрядів, оскільки розкид струмів у них не повинен перевищувати струму молодшого розряду. Це покладає особливі вимоги на технологічні параметри резисторів (так у четвертому розряді розкид опорів не повинен перевершувати 3%, а у десятому 0,05%).

Реалізація високоточних резисторів, що сильно відрізняються за величиною, під час розробки інтегрованих схем ЦАП становить значні труднощі. Тому завдання вагових коефіцієнтів ступенів частіше здійснюється шляхом послідовного ділення напруги за допомогою резистивної матриці $R-2R$ (рисунок 16.4). Таким чином, для двійкового кодування потрібні резистори лише двох номіналів.




Рисунок 16.4

Варіанти включення резисторної матриці $R-2R$ різні, але основні властивості матриці незмінні: опір в усіх трьох напрямках від вузлової точки дорівнює $2R$; коефіцієнт передавання між сусідніми вузловими точками дорівнює $1/2$;

коефіцієнт передавання між розрядним входом і вузловою точкою, що йому відповідає, дорівнює $1/3$.

У схемі рисунку 16.5 вхідний опір за будь-якого положення ключів залишається рівним R . Вихідний сигнал

$$U_{\text{вих}} = U_{\text{вх}} \frac{R_0}{2^n R} (S_0 + 2S_1 + 4S_2 + \dots + 2^{n-1} S_{n-1})$$




Рисунок 16.5

Для перетворення послідовного коду в аналоговий сигнал можна використати ЦАП послідовного типу, як, наприклад, на рисунку 16.6, де ЦАП реалізований на двох пристроях вибірки і збереження (ПВЗ).




Рисунок 16.6

Тут перетворення вхідного послідовного коду виконується за n тактів, де n - кількість розрядів коду. У першому напівперіоді такту в ПВЗ1 підсумовується вхідна напруга, що надходить з виходу ключа S1, якщо відповідний розрядний коефіцієнт дорівнює одиниці, з напругою U_2 , що надходить з виходу ПВЗ2:

$$U_{1i} = \frac{U_{\text{вх}} a_i + U_{2(i-1)}}{2}$$

Напруга U_{1i} запам'ятовується на конденсаторі C1 (у режимі зберігання ключ S2 ввімкнено). У другому напівперіоді такту напруга U_{1i} переписується до ПВЗ2.

У наступному $(i+1)$ -му такті процес повторюється, при цьому напруга на конденсаторі C2 збільшується на величину дискретності. Наприкінці n -го такту C2 заряджається до $U = nU_{\text{вх}}$. Далі вмикається ключ S4 і напруга U надходить до виходу ЦАП.

Звичайно, замість механічних ключей, як наведено на рисунках 16.3, 16.5, 16.6, використовуються електронні, зокрема, вихідні кола КМДН логічних елементів.

16.3 Аналого-цифровий перетворювач

Як ми вже бачили вище, АЦП замінює аналоговий сигнал послідовністю відліків U_1, U_2, \dots, U_n . Величина відліку U_k дорівнює значенню аналогового сигналу в момент часу $t_k = k\Delta t$, де $\Delta t \leq 1/2 F_{\text{max}}$ - інтервал Котельникова, F_{max} - верхня частота спектра сигналу.

Взагалі говорять, що процес перетворення вхідної аналогової напруги у пропорційний їй цифровий код є вимірювальним. Перетворення здійснюється шляхом порівняння величини, що перетворюється, з набором еталонних величин, що мають однакову з нею природу.

Квантування дискретизованого сигналу здійснюється трьома методами: паралельним, послідовним і методом порозрядного зрівноваження.

Під час паралельного способу вхідну напругу одночасно порівнюють з n опорними напругами і точно визначають, між якими двома рівнями вона знаходиться. При цьому результат здобувається за один крок, хоча інструментальні витрати великі. Найпростіший варіант реалізації такого АЦП для трирозрядного числа наведено на рисунку 16.7.

За допомогою трьох розрядів можна подати 8 різних чисел, включаючи 0. Отже, потрібно 7 компараторів.

Якщо $U_{\text{вх}}$ не виходить за межі, наприклад, від $7/2 U_{\text{кв}}$ до $9/2 U_{\text{кв}}$, то компаратори з 1-го по 4-й встановлюються у стан 1, а компаратори з 5-го по 7-й - у стан 0.




Рисунок 16.7

Щоб зміни вихідної напруги компараторів не вели до хибного спрацювання шифратора, між ним і компараторами включено схему запам'ятовування з ряду D-тригерів (що спрацьовують по фронту), які за дії синхросигналу запускають наступні вузли.

Послідовний метод перетворення можна реалізувати за допомогою схеми, наведеної на рисунку 16.8. Метод базується на підрахунку кількості додавань мінімальної опорної напруги (що дорівнює кроку квантування ΔU), необхідних для здобуття на виході пристрою значення сигналу, не меншого від величини квантованого відліку U_k .




Рисунок 16.8

Опорна напруга, яка відповідає m -му лічильному імпульсу T , визначається виразом

$$U_{\text{оп.}m} = U_{\text{min}} + m\Delta U.$$

Цифровий код числа m , при якому вперше виконується умова $U_{\text{оп.}m} < U_k$, буде потрібним цифровим сигналом $x_{n-1} \dots x_1 x_0$. Для перетворення відліку U_k у n -розрядний сигнал за допомогою такого АЦП потрібно до $(2^n - 1)$ лічильних імпульсів.

Метод порозрядного зрівноваження полягає в n -кратному порівнянні квантованого відліку U_k з множиною опорних напруг розрядів $U_{10\dots 0}$, $U_{x_{n-1}1\dots 0}$, \dots , $U_{x_{n-1}x_{n-2}\dots 1}$.

У першому тактовому інтервалі величина відліку U_k порівнюється з опорною напругою n -го розряду

$$U_{10\dots 0} = U_{\text{min}} + \frac{U_{\text{max}} - U_{\text{min}}}{2^n} \cdot 2^{n-1} = \frac{U_{\text{max}} + U_{\text{min}}}{2}$$

Якщо $U_k < U_{10\dots 0}$, то береться $x_{n-1} = 0$, а якщо $U_k \geq U_{10\dots 0}$, то $x_{n-1} = 1$

У другому тактовому інтервалі величина відліку U_k порівнюється з опорною напругою $(n-1)$ -го розряду

$$U_{x_{n-1}1\dots 0} = x_{n-1} U_{10\dots 0} + \frac{U_{\text{max}} - U_{\text{min}}}{2^n} \cdot 2^{n-2}$$

Якщо $U_k < U_{x_{n-1}1\dots 0}$, то береться $x_{n-2} = 0$, а якщо $U_k \geq U_{x_{n-1}1\dots 0}$, то $x_{n-2} = 1$.

Аналогічно визначаються значення решти розрядів.

З розглянутих АЦП найбільшу швидкість мають паралельні, а найменш - послідовні АЦП.

17 ВТОРИННІ ДЖЕРЕЛА ЖИВЛЕННЯ

17.1 Класифікація, склад і основні параметри

Будь-яка електронна схема для свого нормального функціонування потребує наявності джерела електронної енергії з заданими параметрами: напругою, струмом, потужністю.

Як первинні джерела електроживлення можна використати або промислову мережу змінного струму або автономні джерела змінного (генератори) чи постійного (акумулятори, хімічні батареї тощо) струму. Можливості безпосереднього використання таких джерел для живлення різних електронних пристроїв вельми обмежені. Справа в тому, що сучасні електронні пристрої виконуються з використанням інтегрованих схем, що вимагають для свого живлення низької постійної напруги (як правило, 5-10 В). До того ж відхилення цієї напруги від заданого значення не повинні перевищувати декількох відсотків, а в деяких випадках ще менше.

Реальні параметри первинних джерел, як правило, цим вимогам не відповідають. Це зумовлено, по-перше, незбігом частот напруги промислової мережі та споживача (у промисловій мережі діє змінна напруга частотою 50 Гц, а електронні пристрої здебільшого потребують постійної напруги з нульовою частотою); по-друге, незбігом рівнів напруги (у мережі діє 220 або 380 В, напруга акумуляторної батареї 12 В, що не відповідає діапазонаві напруг, необхідних для функціонування ІС); по-третє, незбігом стабільностей напруг (у мережі можливі довгострокові відхилення напруги $\pm 20\%$, напруга акумулятора може бути 7,5÷15 В, що неприпустимо). До того ж взагалі зміна напруги живлення впливає на технічні характеристики підсилювальних пристроїв. Так, у підсилювачах постійного струму наслідком таких змін є дрейф нуля вихідної напруги, а у підсилювачах змінного струму значення напруг живлення визначає рівень спотворень. В усіх випадках від напруги живлення залежить сумарна потужність, що розсіюється у пристрої, а, отже, його маса і обсяг. Існують ще експлуатаційні обмеження на припустимі параметри.

Все це зумовлює необхідність використання спеціальних пристроїв - вторинних джерел живлення (ВДЖ), реалізація основних функцій яких вимагає: зменшення (або підвищення) амплітуди змінної напруги; гальванічне розв'язання кід пристрою, що постачається живленням, і силових кід; перетворення змінної напруги у постійну; підтримання постійної величини напруги живлення під час зміни амплітуди вхідної напруги, величини навантаження, температури; захисту електричних схем пристрою та/або джерела живлення в разі аварійної зміни величини вхідних (вихідних) напруг (струмів).

Тому традиційно джерело вторинного живлення складається з декількох функціональних блоків (рисунок 17.1). Трансформатор тут необхідний для отримання на його вторинній обмотці потрібної напруги. Водночас він забезпе-




Рисунок 17.1

чує гальванічне розв'язання мережі живлення і вхідного кола ВДЖ. Випрямляч - пристрій, у якому змінний струм перетворюється у пульсуючий за допомогою електронного приладу з явно вираженою нелінійністю ВАХ. Оскільки пульсації на виході випрямляча ще великі, для їх зменшення ставиться фільтр. Для забезпечення сталості напруги у навантаженні використовується стабілізатор напруги або струму. Оскільки можлива аварійна зміна величин напруг (струмів), потрібна ще схема захисту.

ВДЖ характеризується рядом електричних параметрів. До основних з них належать такі.

1. Номінальний рівень вхідної $U_{\text{ВХ.НОМ}}$ і вихідної $U_{\text{ВИХ.НОМ}}$ напруг.
2. Активна і повна потужності споживані від первинної мережі.
3. Вихідний опір $R_{\text{ВИХ}}$.
4. Коефіцієнт пульсацій, що визначається як відношення змінної складової напруги до номінального значення вихідної напруги.
5. Постійна складова вихідного струму.
6. Коефіцієнт стабілізації - відношення відносного приросту напруги на вході до відносного приросту напруги на виході

$$K_{\text{СТ}} = \frac{dU_{\text{ВХ}}}{U_{\text{ВХ}}} \bigg/ \frac{dU_{\text{ВИХ}}}{U_{\text{ВИХ}}}$$

7. Коефіцієнт корисної дії (ККД)

$$\eta = \frac{U_{\text{ВИХ}} I_{\text{Н.макс}}}{U_{\text{ВХ}} I_{\text{ВХ}}}$$

Розглянемо основні електронні вузли ВДЖ.

17.2 Випрямлячі

Найпростішим випрямлячем є однофазний однонапівперіодний випрямляч (рисунок 17.2,а). Якщо $U_{вх} = U_m \sin \omega t$, то під час дії додатної напівхвилі через навантаження R проходить струм, який утворює на ньому напругу (рисунок 17.2,б). Під час від'ємного напівперіоду діод закритий і струм у навантаженні дорівнює нулю. У колі діода проходять імпульси струму однієї полярності.




Рисунок 17.2

Постійна складова

$$U_0 = \frac{1}{2\pi} \int_0^{\pi} U_m \sin \omega t dt = \frac{U_m}{\pi} = 0.318 U_{ГМ} = 0.45 U_{ТД}$$

$$I_0 = \frac{1}{2\pi} \int_0^{\pi} I_m \sin \omega t dt = \frac{I_m}{\pi} = 0.318 I_{ГМ}$$

де $U_{ГМ}$, $I_{ГМ}$ - амплітудні значення напруг на затискачах джерела, $U_{ТД}$ - діюче значення напруги у вторинній обмотці трансформатора.

Діюче значення випростаного струму

$$I_{ТД} = \sqrt{\frac{1}{\pi} \int_0^{\pi} I_m^2 \sin^2 \omega t dt} = \frac{I_m}{2} = 1.57 I_0$$

гобо коефіцієнт пульсацій дорівнює 157 %, що для живлення радіоелектронної апаратури не годиться.

Щоб дістати напругу на виході з меншими пульсаціями, достатньо паралельно навантаженню включити конденсатор (рисунок 17.3,а). Протягом частини додатних напівперіодів вхідної змінної напруги імпульси струму діода

заряджають конденсатор C , а протягом решти часу конденсатор віддає енергію у зовнішнє коло, розряджаючись через R_H (рисунок 17.3 б).




Рисунок 17.3

У загальному випадку напруга на конденсаторі при його зарядженні

$$U_C(t) = U \left(1 - e^{-\frac{t}{\tau_{\text{зар}}}} \right),$$

де $\tau_{\text{зар}} \approx R_D C$, R_D - опір діода у відкритому стані. Розрядження

відбувається за законом $U_C(t) = U e^{-\frac{t}{\tau_{\text{роз}}}}$,

де $\tau_{\text{роз}} \approx R_H C$. Оскільки зарядження відбувається через малий опір, напруга на конденсаторі зростає швидко. Розряд же відбувається через великий опір R_H , тому між імпульсами струму конденсатор не встигає розрядитися повністю. У колі встановлюється такий режим, коли заряд, що отримується конденсатором

протягом додатного напівперіоду напруги, дорівнює зарядові, що губиться конденсатором за період.

Тут має місце відсікання струму.

Найпростішою схемою двохнапівперіодних випрямлячів є мостова схема, наведена на рисунку 17.4 а.

Якщо на верхньому затискачі вторинної обмотки трансформатора діє додатний потенціал, діоди VD2 і VD3 відкриті, а VD1 і VD4 закриті. Струм проходить через R_H зверху донизу.





Рисунок 17.4

Якщо на нижньому затискачі вторинної обмотки трансформатора діє додатний потенціал, діоди VD1 і VD4 відкриті, а VD2 і VD3 закриті. Струм знову проходить через $R_{н}$ верху донизу.

Таким чином, через навантаження у будь-який напівперіод тече струм лише в один бік. У вторинній обмотці трансформатора струм, що проходить за період, змінює свій напрямок, отже, постійна складова струму в ній відсутня.

17.3 Стабілізатори безперервної дії

У процесі роботи ВДЖ напруга на виході згладжуючого фільтра може змінюватися (не пульсувати), принаймні, з двох причин: внаслідок змін напруги мережі і опору навантаження (споживаного струму). Якщо ці зміни неприпустимо великі, використовується стабілізатор напруги.

Відрізняють стабілізатори параметричні і компенсаційні. *Параметричний* стабілізатор забезпечує підтримання вихідної напруги за рахунок власної нелінійності використаного напівпровідникового елемента.

Найпростіший параметричний стабілізатор наведено на рисунку 17.5. Робоча точка у режимі стабілізації переміщується у межах робочого діапазону від $I_{ст. \min}$ до $I_{ст. \max}$. Під час зміни вхідної напруги змінюється величина




Рисунок 17.5

струму через баластний резистор R_6 за рахунок зміни струму стабілітрона. В результаті весь приріст вхідної напруги падає на R_6 , а вихідна напруга пристрою практично не змінюється. Якщо змінюється I_H , то відбувається перерозподіл струму між стабілітроном і навантаженням майже без зміни загального струму, що споживається на вході; вихідна напруга на навантаженні лишається практично

постійною.

Коефіцієнт стабілізації такого стабілізатора

$$K_{CT} = \frac{U_{ВИХ} R_6}{U_{ВХ} R_D}$$

Оскільки на R_6 губиться частина напруги і потужності, параметричні стабілізатори доцільно використовувати у випадках, коли втрати потужності не визначають ККД усього ВДЖ. До того ж, параметричний стабілізатор не дозволяє регулювати вихідну напругу, не забезпечує високої стабільності і великих струмів навантаження, мають температурний дрейф. Їх здебільшого використовують як джерела опорної напруги у більш потужних компенсаторних стабілізаторах.

Компенсаторний стабілізатор є замкненою системою автоматичного регулювання. Тут здійснюється порівняння фактичної величини вихідної напруги з її заданою величиною і в залежності від величини і знака різниці між ними автоматично здійснюється відповідна дія на елементи стабілізатора, спрямована на зменшення цієї різниці.

Структурна схема такої системи наведена на рисунку 17.6, де з заданою точністю підтримується постійною напруга або струм на виході незалежно від зміни $U_{ВХ.1}$, навантаження і параметрів схеми. Напруга $U_{ВХ.1}$ з виходу фільтра, що згладжує пульсації напруги, випростаної випрямлячем, надходить до регулюючого елемента (РЕ). Крім корисного навантаження, вихідна напруга




Рисунок 17.6

стабілізатора надходить до входу системи порівняння (СП), де порівнюється зі стабільною опорною напругою $U_{ВХ.2}$. Різниця вихідної (або її частини) та опорної напруг надходить до входу підсилювача постійного струму (ППС), де вона підсилюється і подається

з необхідною фазою на регулюючий елемент і вихідна напруга стабілізатора відновлюється з заданим ступенем точності.

За принципом реалізації компенсаційні стабілізатори бувають послідовного (рисунк 17.7) і паралельного (рисунк 17.8) типів.




Рисунок 17.7




Рисунок 17.8

У схемі послідовного типу підсилювач постійної напруги (одночасно виконує функції системи порівняння вихідної напруги стабілізатора з сигналом джерела опорної напруги (ДОН)) будується так, щоб під час збільшення вихідної напруги стабілізатора вихідний сигнал підсилювача запирав регулюючий елемент. При цьому внутрішній опір регулюючого елемента зростає, падіння напруги на ньому збільшується, а $U_{вих}$ стабілізатора практично не змінюється. Під час зменшення $U_{вих}$ реакція стабілізатора буде зворотною.

У стабілізаторах паралельного типу ППС будується так, щоб під час зростання $U_{вих}$ вихідний сигнал підсилювача збільшував струм через PE. Тоді падіння напруги на баластному резисторі збільшується, а напруга на навантаженні не змінюється.

Стабілізатори паралельного типу мають менший ККД, який сильно залежить від струму навантаження, і використовується рідше.

Недоліком стабілізаторів послідовного типу є те, що під час короткого замикання на виході до регулюючого елемента прикладається майже уся вхідна напруга. Тому стабілізатори послідовного типу потребують спеціальних заходів захисту від короткого замикання.

Типова найпростіша схема компенсаційного стабілізатора з безперервним регулюванням послідовного типу (рисунк 17.9) містить регулюючий транзистор VT1, ППС на транзисторі VT2, джерело опорної напруги на стабілтроні VD1, вимірювальний подільник напруги на резисторах R1, R2, R3.

Порівняння вихідної та опорної напруг відбувається на транзисторі VT2, він же і підсилює сигнал розузгодження. Під час збільшення вхідної напруги




Рисунок 17.9

збільшується і вихідна напруга стабілізатора. Частина II, що є сигналом зворотного зв'язку, подається на базу VT2. Оскільки опорна напруга лишається фіксованою, напруга база-емітер транзистора VT2 збільшується, що викликає збільшення $I_{К2}$. Напруга на транзисторі VT2 зменшується і це, у свою чергу, підзапирає транзистор VT1. Це еквівалентно збільшенню його внутрішнього опору і збільшенню падіння напруги на ньому. Внаслідок цього

$U_{ВХ}$ дещо знижується, набуваючи значення, близького до номінального.

Коефіцієнт стабілізації схеми

$$K_{СТ} \approx \frac{U_{ВХ}}{U_{ВХ}} \cdot \frac{R_{Кп}}{h_{11е2}}$$

де η - коефіцієнт ділення резистивного подільника. Виходить, можна підвищити ефективність пристрою за рахунок збільшення цього η , але збільшення η збільшує необхідну опорну напругу і цим зменшує діапазон можливого регулювання $U_{ВХ}$.




Рисунок 17.10

Ціком еквівалентна попередній схема, наведена на рисунку 17.10, де сигнал розузгодження підсилює інтегрований операційний підсилювач DA1, коефіцієнт підсилення якого, природно, набагато більше коефіцієнта підсилення підсилювача на транзисторі, що сприяє підвищенню $K_{СТ}$.

Позитивні якості компенсаційних стабілізаторів постійної напруги і струму: високий коефіцієнт стабілізації ($K_{СТ} > 1000$); низький внутрішній опір ($R_i \approx 10^{-3} - 10^{-4} \text{ м}^{\Omega}$); практична безінерційність; відсутність власних завод.

Недоліки: невисокий ККД (не перевищує 0,5 - 0,6); значні маса, габарити

(радіатори для забезпечення тепловідводу від потужного регулюючого транзистора).

Здобули поширення компенсаційні стабілізатори у вигляді спеціальних інтегрованих схем. У цілому типова структура таких ІС (рисунок 17.11) подібна




Рисунок 17.11

до вищенаведених схем. Схема рисунка 17.11 містить регулюючий елемент PE, підсилювач сигналу розузгодження ПСР, джерело опорної напруги ДОН, схему вимикання. Принципова електрична схема може мати вигляд наведений на рисунку 17.12. Роль регулюючого елемента тут відводиться складеному транзистору VT6 - VT8, джерела опорної напруги - VD1. Підсилювач сигналу зібрано за диференційною схемою на транзисторах VT3, VT5. До нього вхо-




Рисунок 17.12

дить також транзистор VT4, що є динамічним навантаженням для VT5. Аналогічну роль стабілізатора струму (що зумовлено технологічними міркуваннями) для VD1 виконує транзистор VT1. Для узгодженні параметричного стабілізатора з підсилювачем постійного струму введено емітерний повторювач на VT2. Діод VD2 призначений для температурної стабілізації ДОН.

В ІС передбачено захист від перевантажень за струмом. Для цього між базою та емітером VT9 включено зовнішній резистор. Якщо струм навантаження перевищить припустиме значення, на цьому резисторі виникає падіння напруги. Закритий раніше транзистор VT9 відкриється і своїм малим опором зашунтує регулюючий транзистор VT6, відключаючи таким чином його.

Якщо є потреба зовнішнім сигналом вимкнути стабілізатор, керуючу додатну напругу подають до бази транзистора VT7 через діод VD3. Закритий до того VT7 відкриється і закрий регулюючий транзистор VT6.

Для виконання інтегрованою схемою своїх функцій потрібне підключення до її затискачів деяких додаткових елементів.

17.4 Ключовий стабілізатор

Компенсаційні стабілізатори з імпульсним регулюванням або інакше *імпульсні стабілізатори*, на відміну від попередніх, мають меншу потужність, що розсіюється на регулюючому елементі, більш високий ККД, меншу масу і габарити. Використання напівпровідникових приладів у режимі перемикання забезпечує значно меншу критичність схем до розкиду параметрів елементів, їх змін у процесі роботи і температурним впливам.

Вихідну напругу таких стабілізаторів змінюють комутуванням кола постійного струму зі змінною щільністю. Регулюючий елемент тут перетворює напругу постійного струму первинного джерела у послідовність періодичних однополярних імпульсів прямокутної форми. У найпростішому (релейному) стабілізаторі (рисунок 17.13) як регулюючий елемент використовується компаратор на DA1. На один з його входів подається опорна напруга, тому компаратор відкриватиме VT1 і VT2 у той момент, коли потенціал його інвертуючого стане дещо меншим, ніж потенціал неінвертуючого входу. Цей момент відповідає малому спаду напруги на навантаженні нижче встановленого рівня.

Після вмикання VT2 струм через L1 зростає, котушка L1 і конденсатор C1 накопичують енергію. Потенціал інвертуючого входу підвищується, компаратор вимикається і припиняється подальше перетікання струму через VT2 до навантаження. Далі фільтр L1-C1 віддає деяку частину запасеної енергії до наван-




Рисунок 17.13

таження. Як тільки U_{C1} стане нижче опорного, знову вмикається компаратор, $C1$ і $L1$ підзаряджаються.

Діод є для захисту схеми від викидів напруги на $L1$, що виникають під час швидкого вимикання $VT2$.

У стабілізаторах з широтно-імпульсною модуляцією (ШИМ) (зміна тривалості відкритого і закритого станів ключового елемента під час незмінної частоти) частота комутації PE визначається сигналом, що надходить від генератора імпульсів. Щоправда, частота лишається незмінною, змінюється відносна тривалість відкритого і закритого станів у залежності від амплітуди сигналу розузгодження. Здійснити це можна за рахунок зміни роботи деяких автоколебальних схем (наприклад, мультивібратора).

У порівнянні з релейними стабілізаторами з ШИМ мають менші пульсації вихідної напруги, але і меншу швидкодію.

ПЕРЕЛІК ПОСИЛАНЬ

1. Фролкин В. Т., Попов Л. Н. Импульсные и цифровые устройства. - М.: Радио и связь, 1992. - 336с.
2. Основы радиоэлектроники / Под ред. Г. Д. Петрухина. - М.: Изд-во МАИ, 1993. - 416с.
3. Скаржепа В. А., Луценко А. Н. Электроника и микросхемотехника. - К.: Вища шк., 1989. - 229с.
4. Кауфман М., Сидман А. Практическое руководство по расчетам схем в электронике: Справочник в 2-х т. - М.: Энергоатомиздат, 1991-1993. - 656с.
5. Benth K., Schmusch W. Grundsaltungen. - Wurzburg: Vogel, 1992. - 448p.
6. Опадчий Ю.О., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника. М.: Радио и связь, 1996. - 768 с.
7. Ногин В.Н. Аналоговые электронные устройства. - М.: Радио и связь, 1992. - 304с.
8. Капустий Б.О., Надобко О.В., Мандзий Б.А. Основи цифрової мікросхемотехніки. - К.: НМК ВО, 1992. - 152с.
9. Гусев В.Г., Гусев Ю.М. Электроника. - М.: Высшая школа, 1991. - 622с.
10. Каяцкас А.А. Основы радиоэлектроники. - М.: Высш. шк., 1988. - 464 с.
11. Титце У., Шенк К. Полупроводниковая схемотехника. - М.: Мир, 1982. - 512 с.
12. Токсейм Р. Основы цифровой электроники. - М.: Мир, 1988. - 392с.
13. Соклоф С. Аналоговые интегральные схемы. - М.: Мир, 1988. - 583с.
14. Гринфилд Дж. Транзисторы и линейные интегральные схемы: Руководство по анализу и расчёту. - М.: Мир, 1992. - 560 с.
15. Усилительные устройства /Под ред. О.В. Головина. - М.: Радио и связь, 1993. - 352 с.
16. Янсен И. Курс цифровой электроники: В 4-х т. - М. Мир, 1987. - 1516с.
17. Руденко В.С., Ромашко В.Я., Трифонюк В.В. Промислова електроніка. - К.:Либідь, 1993. - 432 с.
18. Схемотехника ЭВМ /Под ред. Г.Н. Соловьева. - М.: Высш. шк., 1985. - 391с.
19. Агаханян Т.М. Интегральные микросхемы. - М.: Энергоатомиздат, 1983. - 464 с.
20. Алексенко А.Г., Шагурин И.И. Микросхемотехника. - М.: Радио и связь, 1990. - 496 с.

ЗМІСТ

Вступ	3
1 Становлення електронної техніки	4
1.1 Деякі етапи розвитку електроніки	4
1.2 Загальна характеристика аналогових та імпульсних пристроїв	5
2 Підсилювачі - загальні відомості	7
2.1 Класифікація підсилювачів	7
2.2 Структурна схема	7
2.3 Параметри і характеристики підсилювачів	9
2.4 Режими роботи	14
2.5 Кола зміщення	17
3 Каскади попереднього підсилення	21
3.1 Каскад підсилення на біполярному транзисторі зі спільним емітером	21
3.2 Каскад підсилення на біполярному транзисторі зі спільною базою	31
3.3 Каскад підсилення на біполярному транзисторі зі спільним колектором	33
3.4 Підсилювачі на польових транзисторах	35
3.5 Комбіновані Бі МДН - каскади	39
3.6 Підсилювачі сталого струму	40
4 Зворотний зв'язок	49
4.1 Основні визначення	49
4.2 Вплив зворотного зв'язку на основні параметри підсилювача	50
5 Вихідні каскади підсилювачів	57
5.1 Особливості роботи й аналізу	57
5.2 Однотактний трансформаторний каскад	59
5.3 Двотактний трансформаторний каскад	62
5.4 Безтрансформаторний двотактний каскад	65
6 Інтегровані підсилювачі	69
6.1 Загальні відомості	69
6.2 Складений транзистор	71
6.3 Струмове дзеркало	72

6.7	Схема переходу до одиночного виходу	80
6.8	Вихідні каскади інтегральних підсилювачів	80
6.9	Операційний підсилювач	82
7	Перетворювачі аналогових сигналів на операційних підсилювачах	87
7.1	Неінвертуючий підсилювач	87
7.2	Інвертуючий підсилювач	88
7.3	Суматор	90
7.4	Підсилювач з диференціальним входом	91
7.5	Інтегратор	95
7.6	Схема диференціювання	97
7.7	Схема логарифмування і антилогарифмування	98
7.8	Схеми множення та ділення	100
7.9	Компаратори	102
7.10	Перетворювач напруга - струм	106
7.11	Перетворювач струм - напруга	106
8	Частотновибірні пристрої	108
8.1	Гіратори	108
8.2	Вибірні підсилювачі	109
8.3	Активні фільтри	110
8.4	Генератори синусоїдального сигналу	113
9	Цифрова форма подання інформації	124
9.1	Імпульсний режим і імпульсний сигнал	124
9.2	Форма і параметри імпульсів	125
9.3	Математичний апарат алгебри логіки	127
9.4	Перехідний процес у колі першого порядку	132
10	Електронні ключі	134
10.1	Основні визначення, параметри і характеристики електронних ключів	134
10.2	Діодні ключі	137
10.3	Ключ на біполярному транзисторі	141
10.4	Різновиди ключових каскадів на біполярних транзисторах	146
10.5	Перемикач струму	149
10.6	Ключі на польових транзисторах	150
11	Логічні елементи	152
11.1	Загальні відомості	152
11.2	Резисторно - транзисторна логіка (РТЛ)	155
11.3	Транзисторна логіка з безпосереднім зв'язком (БЗТЛ,ТЛБЗ)	156
11.4	Діодно - транзисторна логіка (ДТЛ)	157

11	Логічні елементи	152
11.1	Загальні відомості	152
11.2	Резисторно - транзисторна логіка (РТЛ)	155
11.3	Транзисторна логіка з безпосереднім зв'язком (БЗТЛ, ТЛБЗ)	156
11.4	Діодно - транзисторна логіка (ДТЛ)	157
11.5	Транзисторно - транзисторні логічні елементи (ТТЛ)	158
11.6	Емітерно - зв'язані логічні елементи (ЕЗЛ)	163
11.7	Інтегрована інжекційна логіка (І ² Л)	166
11.8	Логічні елементи на МДН- транзисторах	169
11.9	Порівняльний аналіз логічних елементів	171
12	Комбінаційні логічні пристрої	173
12.1	Перетворювачі кодів	173
12.2	Комутатори	177
12.3	Цифрові компаратори	180
12.4	Суматори	181
12.5	Синтез комбінаційних схем	185
13	Послідовні логічні пристрої	189
13.1	Тригери	189
13.2	Лічильники	200
13.3	Регістри	203
14	Напівпровідникові запам'ятовувальні пристрої	207
14.1	Призначення, основні параметри і класифікація	207
14.2	Запам'ятовувачі довільного доступу	210
14.3	Запам'ятовувач тільки для читання	213
15	Генератори імпульсних сигналів	215
15.1	Мультивібратори	215
15.2	Формувачі імпульсів	223
15.3	Генератор імпульсів на інтегрованому таймері	225
15.4	Генератори імпульсів пілкоподібної форми	228
16	Аналого-цифрові та цифро-аналогові імпульсні пристрої	231
16.1	Призначення, основні властивості і класифікація	231
16.2	Цифро-аналоговий перетворювач	234
16.3	Аналого-цифровий перетворювач	237
17	Вторинні джерела живлення	240
17.1	Класифікація, склад і основні параметри	240
17.2	Випрямлячі	242

17.3 Стабілізатори безперервної дії	244
17.4 Ключовий стабілізатор	249
Перелік посилань	251

Навчальне видання

АНАЛОГОВА І ЦИФРОВА ЕЛЕКТРОНІКА

Навчальний посібник

БОРЗЕНКОВ Борис Іванович

Відповідальний випусковий А.І. Бих
Редактор А.П. Кузнецов

План 1999, поз.18.

Підп. до друку 15.03.99 Формат 60×84¹/₁₆. Папір друк.

Умов. друк. арк. 15,0. Облік вид. арк. 13,3. Тираж 400 прим. Зам. №115.

Ціна договірна

ХТУРЕ, УКРАЇНА, 310726 Харків, просп. Леніна, 14

Надруковано в учбово – виробничому видавничо – поліграфічному
центрі ХТУРЕ.

310726 Харків, просп. Леніна, 14