

# Генерування високолінійних пилкоподібних сигналів на базі ЦАП з низькогітчевим кодуванням

Азаров О. Д.  
Муращенко О. Г.  
Черняк О. І.



Азаров Олексій Дмитрович — доктор технічних наук, професор, Заслужений працівник освіти України, завідувач кафедри обчислювальної техніки Вінницького національного технічного університету, автор понад 600 наукових праць, у тому числі 18 монографій та близько 350 винаходів.





Муращенко Олександр Геннадійович — кандидат технічних наук, старший викладач кафедри обчислювальної техніки Вінницького національного технічного університету, автор понад 20 наукових праць, у тому числі 10 винаходів.



Черняк Олександр Іванович — кандидат технічних наук, доцент кафедри обчислювальної техніки Вінницького національного технічного університету, автор понад 120 наукових праць, у тому числі 60 винаходів.

# Генерування високолінійних пилкоподібних сигналів на базі ЦАП з низькогітчевим кодуванням



Міністерство освіти і науки України  
Вінницький національний технічний університет

**О. Д. Азаров, О. Г. Муращенко, О. І. Черняк**

**ГЕНЕРУВАННЯ ВИСОКОЛІНІЙНИХ  
ПИЛКОПОДІБНИХ СИГНАЛІВ  
НА БАЗІ ЦАП  
З НИЗЬКОГЛІТЧЕВИМ КОДУВАННЯМ**

**Монографія**

Вінниця  
ВНТУ  
2021

УДК 621.38.[004.31:004.387]

A35

Рекомендовано до друку Вченою радою Вінницького національного технічного університету Міністерства освіти і науки України (протокол № 5 від 26.11.2020 р.)

Рецензенти:

**Кветний Р. Н.**, доктор технічних наук, професор

**Мичуда Л. З.**, доктор технічних наук, професор

**Азаров, О. Д.**

A35 Генерування високолінійних пилкоподібних сигналів на базі ЦАП з низькоглітчевим кодуванням : монографія / О. Д. Азаров, О. Г. Муращенко, О. І. Черняк. – Вінниця : ВНТУ, 2021. – 132 с.  
ISBN 978-966-641-836-7

В монографії описано розробку методу та засобів генерування пилкоподібних сигналів підвищеної лінійності на базі ЦАП із низькоглітчевим кодуванням. Метою досліджень є покращення лінійності цифрових генераторів пилкоподібних сигналів на основі ЦАП із ваговою надлишковістю. Досліджено вплив глітчів на швидкість порозрядного аналого-цифрового перетворення. Запропоновано структурну організацію генераторів вказаних аналогових сигналів на основі фібоначчєвого цифроаналогового перетворювача та використання швидкодіючих фібоначчєвих лічильників.

УДК 621.38.[004.31:004.387]

**ISBN 978-966-641-836-7**

© О. Азаров, О. Муращенко, О. Черняк, 2021

## ЗМІСТ

ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ.....	5
ВСТУП .....	6
РОЗДІЛ 1 АНАЛІЗ СУЧАСНИХ МЕТОДІВ ТА ЗАСОБІВ НИЗЬКОГЛІТЧЕВОГО КОДУВАННЯ В ЦАП ІЗ ВАГОВОЮ НАДЛИШКОВІСТЮ.....	9
1.1 Існуючі математичні моделі глітчів, що виникають під час цифро-аналогового перетворення .....	9
1.2 Вплив глітчів на динамічні похибки в ЦАП .....	14
1.3 Традиційні методи та засоби зменшення глітчів у ЦАП.....	16
1.4 Аналіз можливостей низькоглітчєвого кодування в ЦАП із ваговою надлишковістю .....	22
1.5 Вибір напрямку і постановка задач дослідження .....	24
1.6 Висновки до розділу .....	26
РОЗДІЛ 2 МЕТОД ГЕНЕРУВАННЯ ПИЛКОПОДІБНИХ СИГНАЛІВ ПІДВИЩЕНОЇ ЛІНІЙНОСТІ НА БАЗІ ЦАП ІЗ НИЗЬКОГЛІТЧЕВИМ КОДУВАННЯМ.....	27
2.1 Математична модель глітчів у ЦАП із ваговою надлишковістю .....	27
2.2 Метод зменшення глітчів у генераторах сигналів, побудованих на базі ЦАП із ваговою надлишковістю.....	39
2.3 Аналіз ефективності низькоглітчєвого кодування залежно від рівня вагової надлишковості.....	48
2.4 Вибір оптимальної основи числення для ефективного низькоглітчєвого кодування в ЦАП із ваговою надлишковістю .....	51
2.5 Висновки до розділу .....	56
РОЗДІЛ 3 МЕТОДИ ПОБУДОВИ МОДИФІКОВАНИХ ЛІЧИЛЬНИКІВ ФІБОНАЧЧІ ДЛЯ НИЗЬКОГЛІТЧЕВИХ ГЕНЕРАТОРІВ СИГНАЛІВ.....	58
3.1 Формальний опис та методи лічби в модифікованій фібоначчєвій системі числення .....	58
3.2 Методи структурно-функціональної організації швидкодіючих лічильників у МФ-системі числення .....	73

3.2.1 Лічильник, що додає .....	73
3.2.2 Лічильник, що віднімає .....	79
3.2.3 Реверсивний лічильник.....	83
3.3 Висновки до розділу .....	90
<b>РОЗДІЛ 4 РЕКОМЕНДАЦІЇ ЩОДО ПРОЕКТУВАННЯ ЗАСОБІВ</b>	
<b>ГЕНЕРУВАННЯ ПИЛКОПОДІБНИХ СИГНАЛІВ ПІДВИЩЕНОЇ</b>	
<b>ЛІНІЙНОСТІ ІЗ НИЗЬКОГЛІТЧЕВИМ КОДУВАННЯМ.....</b>	
4.1 Перетворювач струм-напруга на базі швидкодіючого високолінійного двотактного балансного підсилювача.....	92
4.2 Структури генераторів пилкоподібних сигналів підвищеної лінійності із низькоглітчевим кодуванням .....	100
4.2.1 Генератор пилкоподібних сигналів.....	102
4.2.2 Генератор конусоподібних сигналів .....	109
4.3 Висновки до розділу .....	115
<b>ВИСНОВКИ.....</b>	<b>116</b>
<b>СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ.....</b>	<b>118</b>

## ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ

- $\alpha$ -ЦАП – цифро-аналоговий перетворювач із ваговою надлишковістю;  
DDS – Direct Digital Synthesis (прямий цифровий синтез);  
F-перетворення – фібоначчієве перетворення коду;  
FL-перетворення – фібоначчієве перетворення коду з перенесенням в старші розряди;  
FR-перетворення – фібоначчієве перетворення коду з перенесенням в молодші розряди;  
АЦП – аналого-цифровий перетворювач;  
АМ-системи числення – системи числення з адитивними та мультиплікативними співвідношеннями певного виду між вагами розрядів;  
АЧХ – амплітудо-частотна характеристика;  
БАН – блок автокоригування зсуву нуля;  
ВДК – вхідний двотактний каскад;  
ГТІ – генератор тактових імпульсів;  
ДВК – двотактний вихідний каскад;  
ДППС – двотактний підсилювач постійного струму;  
МФ-система числення – модифікована фібоначчієва система числення;  
НГКС – низькогітчевий генератор конусоподібних аналогових сигналів;  
НГПС – низькогітчевий генератор пилкоподібних аналогових сигналів;  
НПСЧ – надлишкова позиційна система числення;  
ПЗП – постійний запам'ятовуючий пристрій;  
ППК – проміжний підсилювальний каскад;  
СЕВ – пристрій підсумовування еталонних величин;  
СЧВН – системи числення з ваговою надлишковістю;  
СЧ – система числення;  
ТІ – тактовий імпульс;  
ФЛ – лічильник у коді Фібоначчі;  
ФНЧ – фільтр низьких частот;  
ФЧХ – фазочастотна характеристика;  
ФЦАП – цифро-аналоговий перетворювач в коді Фібоначчі;  
ЦАП – цифро-аналоговий перетворювач.

## ВСТУП

Генератори сигналів, а також пристрої, на яких побудовано вказані генератори, зокрема цифро-аналогові перетворювачі (ЦАП) та лічильники імпульсів, широко застосовуються в системах опрацювання сигналів, телекомунікації, бездротового зв'язку, різноманітних системах керування і тому подібне. Варто зазначити, що сфера застосування цифро-аналогових перетворювачів не обмежується галуззю перетворення «код-аналог». Використовуючи ЦАП можна визначати добутки двох або більше сигналів, будувати ділянки функцій, аналогові ланки, керовані від мікроконтролерів, такі як атен'юатори та інтегратори. Важливою галуззю застосування ЦАП є також генератори сигналів довільної форми, зокрема систем прямого цифрового синтезу (DDS) [1–5]. Причому саме ЦАП у кінцевому випадку визначає точність формування вихідного аналогового сигналу. Слід також відзначити, що переважна більшість наукових досліджень у цьому напрямку стосується опису принципів синтезу аналогового сигналу по дискретних відліках і реалізації цифрової частини систем. Водночас аналіз впливу динамічних характеристик ЦАП на похибку формування аналогового сигналу розглянуто недостатньо. Це, безумовно, спричиняє спрощене сприйняття можливостей пристроїв DDS і необґрунтованого завищення досяжних параметрів вихідного сигналу.

Окремим негативним чинником при цьому є так звані глітчів [6–9] – короткочасні паразитні викиди вихідного сигналу  $A_{\text{вих}}$ , що виникають під час зміни вхідного коду ЦАП. Вплив цих викидів на форму сигналу істотно посилюється за умови збільшення частоти зміни коду  $k_{\text{вх}}$ . Для вибору підходів, що використовуються для зменшення глітчів, надзвичайно важливо розуміти причини та чинники, що викликають виникнення глітчів у ЦАП.

Дослідженню та моделюванню глітчів у ЦАП присвячено деякі сучасні оригінальні розробки [10–15], проте в них є суттєві недоліки, які не дають можливості оцінити поведінку глітчів при збільшенні числа розрядів, що перемикаються, та при використанні ЦАП як частини складніших систем генерування та опрацювання сигналів. Проте, саме у цих випадках вплив глітчів суттєво зростає, що, в свою чергу, впливає на точність, швидкодію та інші характеристики ЦАП, зокрема, та пристроїв і систем, де вони використовуються, в цілому. Іншим недоліком існуючих досліджень є те, що вони аналізують лише одну причину виникнення глітчів, ігноруючи низку інших, що спричиняє значні обмеження отриманих результатів.

Дослідженням теорії цифро-аналогового та аналого-цифрового перетворення займаються школи професорів А. І. Кондалева [16–22] (В. О. Багацький [18], [21–26], В. О. Романов [18], [22], [27–28]), П. П. Орнатського [29–32], М. В. Аліпова [33–36], Б. Й. Швецького [37]. Загальні принципи побудови та покращення характеристик перетворювачів інформації досліджувались та розроблялись науковими школами Е. І. Гітиса [38–41], В. Б. Смолова [42–48] та інших.

Водночас із вітчизняними науковцями питаннями дослідження глітчів в ЦАП займаються науковці за кордоном, зокрема: В. Кестер [49–54] з корпорації Analog Devices, Руді Дж. Ван Де Плаше [55–57] та інші з Philips, а також співробітники науково-дослідних підрозділів корпорацій Texas Instruments, Intel, MAXIM Integrated, Renesas, Linear Technology Corporation та інші [6–9], [58].

Для зменшення глітчів дієвим є застосування в ЦАП вагової надлишковості. Цей метод не залежить від конкретних параметрів обладнання та впливу навколишнього середовища, а також не вимагає використання значної кількості додаткового обладнання. Дослідженню цього підходу присвячено деякі сучасні оригінальні розробки науковців у різних країнах далекого зарубіжжя, зокрема, Японії [15], [59–60], однак у них є значні недоліки, для подолання яких необхідне введення у схему додаткового обладнання, що у свою чергу є нетривіальною задачею і може призвести до значних ускладнень, що пов'язані з точністю, швидкістю і т. ін..

Дослідження щодо покращення характеристик ЦАП на основі застосування вагової надлишковості проводяться у Вінницькому національному технічному університеті з 70-х років минулого століття в науковій школі професора О. Д. Азарова [61–71]. Так, зокрема, починаючи з 2000-х років здійснюються активні дослідження щодо застосування вагової надлишковості з метою зменшення глітчів у ЦАП та генераторах сигналів, побудованих на їхній основі.

Слід зазначити, що задача дослідження та зменшення глітчів під час генерування сигналів підвищеної лінійності на теперішній час остаточно не вирішена, а кількість публікацій у науково-технічній літературі з дослідження глітчів та засобів їхнього зменшення під час цифро-аналогового перетворення, є незначною. У зв'язку з цим питання розробки методу та засобів генерування пилкоподібних сигналів підвищеної лінійності на базі ЦАП із низькоглітчевим кодуванням є актуальною задачею, що і стало темою цієї монографії.



Метою описуваного дослідження є покращення лінійності цифрових генераторів пилкоподібних сигналів, що відрізняються від існуючих застосуванням низькоглітчевого кодування на основі ЦАП із ваговою надлишковістю.

Об'єктом дослідження є процес генерування пилкоподібних сигналів підвищеної лінійності шляхом застосування низькоглітчевого кодування на основі ЦАП із ваговою надлишковістю.

Предметом дослідження є глітчi, що виникають у генераторах пилкоподібних сигналів із низькоглітчевим кодуванням, а також пристрої, на яких побудовано вказані генератори, зокрема ЦАП і швидкодіючі лічильники імпульсів на основі систем числення з ваговою надлишковістю.

Треба підкреслити, що на похибку лінійності сигналу впливає як амплітуда, так і час згасання глітчa. Амплітуда зменшується за рахунок використання ЦАП із ваговою надлишковістю. Час згасання глітчa зменшується як за рахунок властивостей ЦАП, так і за рахунок застосування лічильників із швидкісним перенесенням в надлишковій системі числення. ЦАП із ваговою надлишковістю та вищезгадані лічильники є засобами низькоглітчевого кодування.

Низькоглітчеве кодування – це процес цифро-аналогового перетворення, який включає в себе лічбу в надлишковій системі числення з подальшим перетворенням код-аналог зі зниженим рівнем глітчiв.

У процесі досліджень використовувались: теорія цифро-аналогового перетворення з ваговою надлишковістю для аналізу глітчiв в ЦАП; теорія цифрових автоматів для синтезу схем швидкодіючих лічильників в МФ-системі числення; теорія математичного аналізу, методи апроксимування та інтерполювання функцій та теорія чисельних методів для аналізу та створення математичної моделі глітчiв в цифро-аналогових перетворювачах та генераторах сигналів; алгебра логіки та теорія алгоритмів для створення нового методу зменшення глітчiв у генераторах пилкоподібних сигналів; комп'ютерне моделювання для аналізу параметрів ЦАП з ваговою надлишковістю та двотактних підсилювачів постійного струму (ДППС), а також для перевірки отриманих теоретичних положень; теорія об'єктно-орієнтованого та системного програмування для розробки програмного забезпечення для розрахунку та дослідження ефективності застосування вагової надлишковості з метою зменшення глітчiв та для моделювання роботи швидкодіючого фібоначчiєвого лічильника.

Усі наукові результати, викладені у монографії, отримані авторами особисто.

# РОЗДІЛ 1

## АНАЛІЗ СУЧАСНИХ МЕТОДІВ ТА ЗАСОБІВ НИЗЬКОГЛІТЧЕВОГО КОДУВАННЯ В ЦАП ІЗ ВАГОВОЮ НАДЛИШКОВІСТЮ

У цьому розділі наведено існуючі математичні моделі глітчів, що виникають під час цифро-аналогового перетворення сигналів та показано їхню недосконалість. Розглянуто вплив глітчів на динамічні помилки в ЦАП. Наведено традиційні методи зменшення глітчів в ЦАП та їхні недоліки. Проаналізовано можливість застосування надлишкових позиційних систем числення з метою низькоглітчевого кодування в цифро-аналогових перетворювачах із ваговою надлишковістю. Вибрано напрямок та поставлено задачі дослідження.

### 1.1 Існуючі математичні моделі глітчів, що виникають під час цифро-аналогового перетворення

Глітчі [6–9] – це короткочасні паразитні викиди вихідного сигналу  $A_{\text{вих}}$ , що виникають під час зміни вхідного коду ЦАП. Вплив цих викидів на форму сигналу істотно посилюється за умови збільшення частоти змінення коду  $k_{\text{вх}}$ . Схематичне зображення глітча наведено на рис. 1.1.



Рисунок 1.1 – Умовне зображення глітча під час усталення сигналу

Глітчі можуть значно обмежити швидкодію ЦАП, що в свою чергу обмежує їхнє практичне використання при побудові реальних систем. Особливо критичним є виникнення глітчів у динамічних системах,

наприклад в генераторах сигналів, де глітчі можуть істотно спотворити форму вихідного сигналу.

В ідеальному випадку під час зміни кодової комбінації вихідний сигнал ЦАП повинен змінюватись монотонно від попереднього до нового значення, як показано на рис 1.2а. Однак на практиці в результаті дії різних факторів (що будуть розглянуті далі) виникають глітчі, які можуть мати досить складну форму. В загальному випадку, можна виділити двонаправлену (double-lobe) та однонаправлену (single-lobe) форми глітчів [73], що залежить від архітектури та конкретних параметрів ЦАП. Зазначені форми глітчів схематично зображено на рис. 1.2б та рис. 1.2в відповідно.




Рисунок 1.2 – Умовна форма глітчів під час перемикання розрядів ЦАП  
а) ідеальний випадок; б) двонаправлений глітч; в) однонаправлений глітч

Слід зазначити, що на рис. 1.1. та 1.2 форми кривих є досить умовними, оскільки реальні глітчі можуть мати значно складнішу форму [73–75]. Однак найважливішими параметрами глітча є амплітуда та час його згасання. Водночас для оцінювання параметрів ЦАП доцільно використати термін «енергія глітча» (glitch energy), яка математично визначається як інтеграл від потужності глітча по часу [6–9].

Проте на практиці для характеристики реальних ЦАП у науковій літературі та технічній документації часто використовують термін «площі глітча» («glitch impulse area» або «glitch area») [6], [76], що показана на рис. 1.3, і яка математично визначається як інтеграл від напруги глітча по часу та вимірюється у вольт-секундах (В·с), тобто:

$$G_{DAC} = \int_{t_1}^{t_2} V(t)dt .$$




Рисунок 1.3 – Форма глітча, що використовується для визначення його площі

На практиці значення площі глітча неможливо оцінити точно, тому застосовуються різні види апроксимації. В найпростішому випадку форма глітча може бути спрощена до рівнобедренного трикутника [6], як показано на рис. 1.4.

Для точнішого розрахунку площі глітча при обчисленні інтегралу можливе використання чисельних методів, зокрема методу прямокутників, методу трапецій та методу Сімпсона [77]. Дослідження переваг та недоліків використання певного методу для конкретних випадків розглядається в низці публікацій, зокрема [73–75].




Рисунок 1.4 – Апроксимація при визначення площі глітча

Однак, зазначені підходи неможливо застосувати на етапі проектування структурних та принципових схем пристроїв, зокрема під час моделювання та вибору конкретних параметрів елементів та блоків ЦАП. Таким чином розробка математичних моделей глітчів є надзвичайно актуальною.

Тоді площа глітча визначається таким чином:

$$G_{DAC} = \frac{A_{\text{гл}} \cdot \Delta t}{2},$$

де  $A_{\text{гл}}$  – амплітуда;  $\Delta t$  – час згасання, тобто тривалість глітча.

В деяких сучасних оригінальних розробках [10–16], [78–80] досліджуються та моделюються глітчі у ЦАП, проте усі розроблені моделі глітчів не є досконалими і мають значні обмеження при застосуванні в реальних умовах. Варто зазначити, що не існує єдиного методу визначення глітча та математичної моделі для нього.

Зокрема деякі публікації [11, 13] для оцінки глітча пропонують представити його як дельта-функцію Дірака  $\delta$ . Тоді при перемиканні одного розряду ЦАП маємо:

$$A_{\text{гл}}(t) = \mathcal{F} \left( A \cdot \delta \left( t - \frac{\varepsilon}{2} \right) \right),$$

де  $A$  – вага розряду;  $\varepsilon$  – тривалість глітча;  $\mathcal{F}$  – оператор перетворення Фур'є;  $\delta$  – функція Дірака. Проте ця модель має певні недоліки, зокрема вона не враховує реальні параметри схеми, що значно обмежує випадки практичного застосування. Іншим недоліком є те, що в реальних ЦАП глітч може набувати довільної форми і його представлення в вигляді функції Дірака є необґрунтовано спрощеним, тобто адекватність такої моделі є досить сумнівною.

Важливим фактором виникнення глітчів є так звана асиметрія перемикання розрядів, тобто коли час встановлення сигналу при вмиканні одного розряду відрізняється від часу згасання при вимиканні іншого. Додаткову складність додає факт розсинхронізації вмикання/вимикання, який спричиняється недосконалістю цифрових ключів ЦАП [81] та правилом асиметрії логіки вимірювання [82]. Варто зазначити, що цю складову глітча досліджують в деяких сучасних робо-

тах, результати яких опубліковані, зокрема, в [14], де для однорозрядного ЦАП середня енергія глітчів визначається таким чином:

$$E_{\text{гл}} = \frac{P_{\text{п}} w^2 I_{\text{р}}^2}{2} \int_0^T (\Delta_{\text{вм}}^2 - \Delta_{\text{вим}}^2) dt,$$

де  $P_{\text{п}}$  – ймовірність виникнення події перемикавання;  $I_{\text{р}}$  – сила струму на джерелі розряду, що перемикається;  $w$  – вага розряду, що перемикається;  $\Delta_{\text{вм}}$  та  $\Delta_{\text{вим}}$  – функції зміни номінального струму під час вмикання та вимикання розряду відповідно. Варто відзначити, що наведена математична модель розроблена лише для перемикавання одного розряду і що зі збільшенням кількості розрядів вона значно ускладнюється, що суттєво обмежує її застосування навіть для приблизної оцінки глітчів у ЦАП.

Моделювання глітчів у ЦАП досліджують в деяких інших і сучасних роботах [10],[73], проте усі вони виконані лише для випадку перемикавання лише одного (єдиного) розряду. Це обмеження не дає можливості оцінити поведінку глітчів при збільшенні числа розрядів, що перемикаються. Проте, саме в цих випадках вплив глітчів суттєво зростає, що, в свою чергу, впливає на точність, швидкодію та інші характеристики ЦАП, зокрема, та пристроїв і систем, де вони використовуються в цілому.

Іншим недоліком існуючих математичних моделей є те, що вони аналізують лише одну причину виникнення глітчів, ігноруючи низку інших, що призводить до значних обмежень застосування результатів. Причини виникнення глітчів та їхній детальний аналіз наведено у розділі 2, в якому показано необхідність комплексного аналізу усіх факторів для зменшення глітчів в ЦАП.

Таким чином, існуючі математичні моделі глітчів, що виникають під час цифро-аналогового перетворення, є неповними і неточними, що, в свою чергу, обмежує можливості застосування вказаних моделей під час розробки, аналізу та моделювання як власне самих ЦАП, так і систем та пристроїв, в яких ЦАП є лише однією з складових.

## 1.2 Вплив глітчів на динамічні похибки в ЦАП

При послідовному наростанні значення вхідного сигналу ЦАП  $k_{\text{вх}}$  від 0 до  $2^{n-1}$  з кроком, що дорівнює вазі наймолодшого розряду, вихідний сигнал  $A_{\text{вих}}$  утворює ступінчасту криву, яка наведена на рис. 1.5.




Рисунок 1.5 – Характеристика перетворення ЦАП

Таку залежність називають характеристикою перетворення ЦАП. У випадку відсутності похибок середні точки сходинок, що відповідають певній кодовій комбінації, розміщені на ідеальній прямій, яка проходить через початок координат. Однак реальна характеристика перетворення може значно відрізнятись від ідеальної, оскільки мають місце як статичні, так і динамічні похибки перетворення.

До основних статичних похибок ЦАП традиційно відносять: похибку повної шкали перетворення, похибку зміщення нуля, похибки інтегральної та диференціальної нелінійності та похибку температурної нестабільності. Приклад ідеальної перехідної характеристики та такої, на яку впливають зазначені статичні похибки, наведено на рис. 1.5 (криві а та б відповідно).

Щодо динамічних властивостей ЦАП, то тут основним показником є час  $t_{уст}$  усталення вихідного сигналу. За змістом цей параметр найчастіше визначають як інтервал часу між зміною коду на вході ЦАП із мінімального на максимальне значення (чи навпаки) до моменту, коли значення вихідного сигналу ЦАП після перехідного процесу остаточно не увіслідує в зону усталеного значення з точністю  $\pm 0,5$  наймолодшого розряду. Саме цей параметр найбільше обмежує швидкодію ЦАП.

Водночас поява глітчів, які виникають в результаті дії багатьох чинників (вказані чинники та причини їхнього виникнення будуть детально проаналізовані нижче), значно погіршує динамічні характеристики перетворювача і спричиняє подальше зменшення точності та швидкодії перетворення. Глітчї призводять до того, що в діаграмі вихідного сигналу ЦАП при переході від одного встановленого значення до другого виникають викиди різної амплітуди та направленості, що, в свою чергу, спричиняє значне спотворення характеристики перетворення, як показано на рис. 1.6.

Слід зазначити, що для кожної зміни кодової комбінації тривалість, амплітуда та направленість глітчa різні. Найбільші глітчї спостерігаються в середині шкали при перемиканні одразу всіх розрядів двійкового ЦАП, тобто при зміні виду 011...1 на 100...0 та навпаки. Такі глітчї додають у спектр вихідного сигналу ЦАП другу гармоніку та субгармоніки вищого порядку. Ці паразитні спектральні складові дуже погано фільтруються традиційними методами, оскільки знаходяться або нижче половини частоти дискретизації або набагато вище за неї.




Рисунок 1.6 – Характеристика перетворення ЦАП з урахуванням глітчів



Враховуючи вищевказане очевидно, що при збільшенні кількості розрядів ЦАП вплив глітчів також буде істотно збільшуватись. У табл. 1.1 наведено динамічні характеристики, а саме – час встановлення та площа глітча для деяких сучасних швидкодіючих ЦАП від провідних фірм-виробників мікроелектроніки: Analog Devices, Renesas (Intersil), Maxim Integrated [83–87].

Таблиця 1.1 – Порівняльна таблиця базових характеристик сучасних швидкодіючих ЦАП

Назва	Кількість розрядів	Час усталення	Площа глітча
AD9720	10	4,5 нс	1,5 пВ/с
MAX555	12	0,5 нс	5,6 пВ/с
HI5731	12	0,5 нс	3 пВ/с
AD9774	14	35 нс	5 пВ/с
AD768	16	25 нс	35 пВ/с

Так, для 10-ти та 16-ти розрядних ЦАП одного і того ж виробника час встановлення збільшується з 4,5 нс до 25 нс, а значення площі глітча з 1,5 пВ/с до 35 пВ/с відповідно. Зрозуміло, що таке порівняння є досить умовним, оскільки мікроелектронна реалізація конкретних моделей ЦАП може відрізнятись, проте наведені у таблиці дані в загальному підтверджують тенденцію збільшення негативного ефекту глітчів.

Варто відзначити, що в сучасних швидкодіючих ЦАП використовують ряд методів та засобів для зменшення впливу глітчів, що, безперечно, дає певний позитивний ефект (тобто ціною введення додаткового обладнання досягається зменшення часу встановлення або площі глітча). Проте, негативний вплив глітчів на динамічні характеристики ЦАП залишається значним, особливо це помітно при збільшенні розрядності цифро-аналогового перетворювача.

### 1.3 Традиційні методи та засоби зменшення глітчів у ЦАП

Існує ряд традиційних підходів до зменшення глітчів, проте усі вони мають певні недоліки. Розглянемо зазначені підходи детальніше.

Найпростішим способом часткового зменшення глітча є використання фільтра низьких частот (ФНЧ) на виході ЦАП, як показано на рис. 1.7.




Рисунок 1.7 – Схема підключення ФНЧ для зменшення глітчів в ЦАП

Хоча цей спосіб може не вимагати значного додаткового обладнання (в найпростішому варіанті може бути використаний звичайний RC-фільтр), проте він лише частково зменшує амплітуду глітча, причому позитивний ефект є порівняно незначним. Це пояснюється тим, що фільтрування видаляє лише високочастотні компоненти глітча, залишаючи низькочастотні, що мають більш значний вплив на сумарний глітч [6–7]. Крім того, використання фільтра жодним чином не впливає на складову глітча, що виникає за рахунок асиметрії вмикання/вимикання розрядів, хоча ця складова може бути визначальною у випадку одночасного перемикавання великої кількості розрядів.

Іншим способом зменшення глітча є застосування цифрового калібрування до початку основної роботи ЦАП [11]. Узагальнену структурну схему ЦАП із цифровим калібруванням наведено на рис. 1.8. Слід зазначити, що калібрування само по собі є нетривіальною задачею, в процесі якого можуть виникати досить суттєві похибки. Крім того, це вимагає додаткового обладнання і лише частково зменшує рівень глітча. Цей підхід до того ж не є ефективним при змінних умовах навколишнього середовища, в яких потрібно було б постійно виконувати повторне калібрування.




Рисунок 1.8 – Цифрове калібрування в ЦАП

Варто навести інший відомий підхід, а саме використання додаткового обладнання, такого як пристрій «вибірки-зберігання» (рис. 1.9) або аналогової лінії затримки [7, 8, 10].




Рисунок 1.9 – Використання пристрою «вибірки-зберігання» для зменшення глітчів в ЦАП

Такий підхід дозволяє частково позбутись глітчів за рахунок затримки перемикання сигналу з ЦАП на вихід пристрою. Однак це веде до зменшення швидкодії ЦАП, збільшення похибки перетворення і вимагає додаткових апаратних затрат. Крім того сам пристрій «вибірки-зберігання» може вносити додаткові похибки.

Альтернативним підходом зменшення глітчів на виході ЦАП є використання так званого динамічного калібрування, при якому в схему вводиться додатковий коригувальний ЦАП, що компенсує похибки основного ЦАП [12–13]. Принцип роботи цього підходу схематично зображено на часових діаграмах на рис. 1.10.




Рисунок 1.10 – Діаграма динамічного коригування для компенсації глітчів в ЦАП

З рисунка видно, що сигнал із коригувального ЦАП вмикається з еквівалентною амплітудою і тривалістю глітча, проте з протилежним знаком (див. рис. 1.10а), що дає змогу частково компенсувати сумарний глітч (див. рис. 1.10б). Проте, на практиці схемотехнічна реалізація цього підходу є досить складною задачею і майже не застосовується в реальних ЦАП, що виробляються серійно.

Слід зазначити, що одним з найефективніших методів зменшення глітчів є використання так званих унарних ЦАП (англ. unary DAC) [81], тобто коли вага кожного розряду перетворювача дорівнює значенню молодшого кванта. Це дозволяє за один раз перемикає лише один єдиний розряд, вага якого мінімальна з усіх можливих, результатом чого є суттєве зменшення глітча на виході ЦАП. Проте цей підхід вимагає  $2^n$  розрядів, що веде до надзвичайного збільшення апаратних витрат при зростанні  $n$ . Тому цей спосіб майже не використовується під час побудови середньо- та багаторозрядних перетворювачів.

Однак ідея використання унарного декодування набуває свого розвитку в так званих комбінованих ЦАП, де старші значущі розряди (англ. Most significant bits – MSB) реалізовано у вигляді унарного ЦАП, а менш значущі розряди (англ. less significant bits – LSB) у вигляді класичного двійкового ЦАП. Оскільки на сумарний глітч найбільш негативно впливають саме старші розряди, то такий підхід є досить ефективним. Для досягнення додаткового виграшу так звані комбіновані ЦАП можливо використовувати як складові схем з динамічним калібруванням. Структурна схема такого 10-розрядного ЦАП наведена на рис. 1.11.




Рисунок 1.11 – Комбінований 10-розрядний ЦАП з динамічним калібруванням

Проте, цей спосіб поєднує вищевказані недоліки, а саме вимагає додаткового обладнання, повторного калібрування при зміні умов навколишнього середовища та може призводити до виникнення додаткових похибок калібрувального ЦАП.

Досить перспективним є підхід, запропонований японськими науковцями К. Хоказано, Д. Камемото та ін. [15], в якому пропонується побудова ЦАП на базі Фібоначчієвої системи числення, яка однак, дещо видозмінена. Порівняно з класичною СЧ Фібоначчі, тут не використовують молодший розряд, тобто початок ряду виглядає таким чином: 1, 2, 3, 5, 8, 13, 21... Крім того для зменшення кількості необхідних розрядів ЦАП авторами пропонується ввести додаткове зміщення нуля  $I_{зм}$ , хоча в цьому випадку і втрачаються переваги вагової надлишковості. Структурну схему 6-бітного ЦАП, побудованого за вказаним принципом, наведено на рис. 1.12.




Рисунок 1.12 – 6-розрядний ЦАП на основі Фібоначчієвої системи зі зміщенням

У табл. 1.2 представлено принцип декодування вхідного коду цього ЦАП. Слід зазначити, що введення у схему додаткового обладнання у вигляді дешифратора та буфера синхронізації веде, зокрема, до зменшення швидкодії ЦАП. Іншим значним недоліком вказаного підходу є істотний зсув нуля на виході схеми при нульовому вхідному коді  $k_{вх}$ , що вимагає введення у схему додаткового обладнання для компенсації цього зсуву, що у свою чергу є нетривіальною задачею і

може спричинити значні ускладнення, що пов'язані з точністю, швидкістю і т. ін..

Окрім зазначених вище, в сучасній науково-технічній літературі опубліковано деякі інші підходи до зменшення глітчів у ЦАП, наприклад, метод динамічної компенсації глітчів, які виникають внаслідок асиметрії зростання/спадання сигналу [14] та деякі інші. При цьому слід зазначити недоліки вказаних методів:

- методи є алгоритмічно складними, оскільки вимагають складної апаратної реалізації;
- враховується лише одна складова глітчів, що є недостатнім для ефективного зменшення рівня глітчів у реальних ЦАП.
- не враховується розбалансування схеми під час зміни умов експлуатації.

Таблиця 1.2 – Декодування 6-розрядного ЦАП на основі Фібоначчієвої системи зі зміщенням

Цифровий вхід	$d_k$							Аналоговий вихід
	$d_0$ ( $10I_{LSB}$ )	$d_1$ ( $11I_{LSB}$ )	$d_2$ ( $12I_{LSB}$ )	$d_3$ ( $14I_{LSB}$ )	$d_4$ ( $17I_{LSB}$ )	$d_5$ ( $22I_{LSB}$ )	$d_6$ ( $30I_{LSB}$ )	
000000	1	1	0	0	0	0	0	$I_{3M}$
000001	1	0	1	0	0	0	0	$I_{LSB}+I_{3M}$
000010	0	1	1	0	0	0	0	$2I_{LSB}+I_{3M}$
:	:	:	:	:	:	:	:	:
111110	1	0	1	1	1	0	1	$62I_{LSB}+I_{3M}$
111111	0	1	1	1	1	0	1	$63I_{LSB}+I_{3M}$

Слід зазначити, що ряд сучасних ЦАП, що виробляються провідними фірмами, не потребують зовнішніх схемотехнічних методів зменшення глітчів, оскільки вже містять певні рішення «на кристалі». Зокрема, ідея побудови так званого комбінованого ЦАП, в якому старші розряди реалізовані у вигляді унарного ЦАП, втілена у виробках HI5721, HI5731 фірми Renesas (Intersil), AD768 фірми Analog Devices, та ряду інших. Інший підхід, а саме: використання пристрою вибірки-зберігання реалізовано у виробках DAC 9881 фірми Texas Instruments [88] та MAX5839 фірми Maxim Integrated [89].

Варто зазначити, що в сучасному мікроелектронному виконанні можлива реалізація і певної комбінації описаних вище підходів, як наприклад у HI2315 фірми Renesas (Intersil) [90], де одночасно реалізо-

вано і ідею унарних ЦАП для старших розрядів, і ідею використання пристрою вибірки-зберігання. Спрощену функціональну схему зі специфікації вказаного виробу наведена на рис. 1.13.

Таким чином, традиційні методи та засоби зменшення глітчів в цифро-аналогових перетворювачах мають суттєві обмеження та недоліки, що значно обмежує можливість покращення характеристик як власне ЦАП, так і пристроїв та систем, побудованих на їхній основі, зокрема генераторів сигналів та систем прямого цифрового синтезу.




Рисунок 1.13 – Спрощена функціональна схема ЦАП HI2315 фірми Renesas (Intersil)

#### 1.4 Аналіз можливостей низькоглітчєвого кодування в ЦАП із ваговою надлишковістю

Слід зазначити, що для зменшення глітчів дієвим є застосування в ЦАП вагової надлишковості. Цей метод не залежить від конкретних параметрів обладнання та навколишнього середовища, а також не вимагає використання значної кількості додаткового обладнання.

Взагалі кажучи, системи числення з ваговою надлишковістю (СЧВН) або надлишкові позиційні системи числення (НПСЧ) [92] можна розбити на дві групи: з дробовими вагами розрядів і з цілочисловими вагами розрядів.

У випадку застосування систем числення з дробовими вагами розрядів доцільним є використання систем числення на основі золотої  $p$ -пропорції та  $S$ -пропорції, запропонованих О. П. Стаховим [93], та похідних від них. Для цих систем числення будь-яке натуральне число  $N$  можна зобразити у вигляді

$$N = \sum_{i=-n}^{n-1} a_i \alpha_p^i .$$

де  $\alpha_p^i = a_i \alpha_p^{i-1} + a_i \alpha_p^{i-p-1}$  –  $i$ -та ступінь золотої  $p$ -пропорції.

Значення золотої  $p$ -пропорції розраховується як дійсний додатний корінь полінома  $x^{p+1} - x^p - 1 = 0$  [93]. Тут для окремих значень  $p$  маємо такі  $\alpha_p$ :

$p$	0	1	2	3	4	5	6	...	$\infty$
$\alpha_p$	2	1,618	1,465	1,380	1,324	1,285	1,256	...	1

При  $p = 0$  НПСЧ вироджується у двійкову систему числення,  $p = 1$  – систему золотої пропорції,  $p = \infty$  – одиничний код.

Для золотих  $S$ -пропорцій значення  $\alpha$  обчислюються з полінома

$$x^{S+1} - \sum_{i=0}^S x^i = 0 .$$

Відповідно отримуємо такі  $\alpha_S$ :

$S$	0	1	2	3	4	5	...	$\infty$
$\alpha_S$	1	1,618	1,839	1,928	1,966	1,9	...	2

Аналогічно така СЧ при  $S = 0$  вироджується у двійкову систему числення,  $S = 1$  – систему золотої пропорції,  $S = \infty$  – одиничний код.

У випадку застосування систем числення з цілочисловими вагами розрядів доцільним є використання систем числення на основі  $p$ -чисел Фібоначчі [94] та похідних від них. Для цих систем числення будь-яке натуральне число можна зобразити у вигляді

$$N = \sum_0^{n-1} a_i \varphi_p(i).$$

де  $\varphi_p(i)$  - вага  $i$ -го розряду, що дорівнює  $i$ -му  $p$ -числу Фібоначчі. При  $p \geq 0$   $p$ -числа Фібоначчі задаються рекурентним співвідношенням:



$$\varphi_p(i) = \begin{cases} 0, & \text{при } i < 0, \\ 1, & \text{при } i=0, \\ \varphi_p(i-1) + \varphi_p(i-p-1), & \text{при } i > 0. \end{cases}$$

При  $p = 0$  маємо  $\varphi_p(i) = 2\varphi_p(i-1)$  і вищенаведене представлення для  $N$  вироджується у двійкову систему числення. При  $p = 1$  з'являється класична система числення Фібоначчі.

Дослідженням застосування різних видів надлишкових позиційних систем числення в ЦАП активно займається наукова школа професора О. Д. Азарова. В рамках досліджень вказаної наукової школи доведено [67–71], [92], що використання вагової надлишковості дозволяє покращити динамічні характеристики ЦАП, зокрема зменшити динамічні похибки та значно збільшити швидкодію цифро-аналогового перетворення.

Водночас НПСЧ мають певні властивості, які можна використати і для зменшення глітчів. Зокрема однією з природних особливостей вказаних систем числення при зміні кодової комбінації є факт одночасного перемикавання певної обмеженої кількості розрядів, що є відносно малою порівняно з загальною їхньою кількістю. Конкретна кількість розрядів, що перемикаються, залежить від вибраного типу системи числення та її основи, однак тут НПСЧ однозначно мають перевагу порівняно із класичною двійковою системою. На основі цієї властивості у другому розділі розроблено метод зменшення глітчів та оцінено ефективність застосування вагової надлишковості в ЦАП.

Крім цього, надлишкові позиційні системи числення доцільно використати при побудові лічильників, які є складовими ЦАП в режимі генерування неперервних аналогових сигналів, а наявність вагової надлишковості дозволяє при необхідності модифікувати вихідні коди з метою зменшення кількості розрядів, що перемикаються. Таким чином, застосування НПСЧ дозволяє будувати швидкодіючі лічильники, в яких апаратні витрати є порівняно невеликими і зростають пропорційно збільшенню розрядів, що також суттєво впливає на сумарний глітч в ЦАП. Детальний аналіз вказаних лічильників та розробка інформаційних аспектів лічби наведено у третьому розділі.

### 1.5 Вибір напрямку і постановка задач дослідження

Аналіз існуючих методів побудови систем генерування та опрацювання сигналів показав, що статичні та динамічні характеристики ЦАП, що входять до їхнього складу, в значній мірі визначають кінцеві характеристики зазначених систем, причому виникнення глітчів під час циф-

ро-аналогового перетворювання є надзвичайно важливим негативним чинником. Традиційні підходи щодо зменшення глітчів в ЦАП не завжди здатні призвести до значного покращення характеристик перетворення, тому для розробки ЦАП та систем, побудованих на їхній базі, потрібен пошук нових підходів щодо структурної та схемотехнічної організації. При цьому ефективним підходом є застосування вагової надлишковості для побудови швидкодіючих лічильників, цифро-аналогових перетворювачів, а також систем на їхній базі, зокрема генераторів сигналів та систем прямого цифрового синтезу. Використання НПСЧ дозволить значно зменшити глітчі в ЦАП, що в свою чергу приведе до покращення динамічних характеристик та збільшення швидкодії ЦАП.

Таким чином, основним напрямком досліджень авторів є розробка методу та засобів низькоглітчевого кодування в генераторах пилкоподібних сигналів з підвищеною лінійністю, а також пристроїв, на яких побудовано вказані генератори, зокрема ЦАП і швидкодіючих лічильників імпульсів на основі систем числення з ваговою надлишковістю.

Проведений аналіз практичних результатів і тенденцій у галузі створення методів та засобів низькоглітчевого кодування в ЦАП із ваговою надлишковістю дозволив виділити питання, що вимагають подальшого вирішення:

1. Запропонувати новий метод генерування пилкоподібних сигналів підвищеної лінійності шляхом застосування низькоглітчевого кодування на основі ЦАП із ваговою надлишковістю.

2. Скласти математичну модель глітчів у ЦАП із ваговою надлишковістю та провести її аналіз. Визначити параметри та фактори, що впливають на амплітуду та тривалість глітча в ЦАП.

3. Запропонувати та проаналізувати методи швидкої лічби в модифікованій системі числення Фібоначчі та навести її формальний опис. Розглянути підходи щодо структурної організації лічильників для вказаних СЧ Фібоначчі як складових частин низькоглітчевих генераторів пилкоподібних сигналів. Оцінити апаратні витрати та швидкодію вказаних лічильників.

4. Проаналізувати ефективність застосування вагової надлишковості для зменшення рівня глітчів у ЦАП як складових частин низькоглітчевих генераторів пилкоподібних сигналів та визначити оптимальні параметри систем числення для таких ЦАП.

5. Навести рекомендації щодо проектування аналогових та цифрових вузлів низькоглітчевих генераторів пилкоподібних сигналів під-

вищеної лінійності, зокрема перетворювача струм-напруга на базі швидкодіючого двотактного балансного підсилювача та низькогітчевих цифро-аналогових перетворювачів із ваговою надлишковістю. Систематизувати їхні статичні та динамічні характеристики.

6. Виконати програмне моделювання характеристик аналогових та цифрових вузлів вказаних генераторів як за допомогою існуючих інтегрованих пакетів прикладних програм, так і розроблених спеціальних програмних засобів.

## 1.6 Висновки до розділу

У цьому розділі авторами було:

1. Проаналізовано причини виникнення глітчів, що виникають під час цифро-аналогового перетворення. Розглянуто сучасні дослідження глітчів в ЦАП, наведено їхні існуючі математичні моделі та показано їхню недосконалість та неточність, що, в свою чергу, обмежує можливість їхнього застосування під час розробки та аналізу ЦАП та систем на їхній основі.

2. Розглянуто вплив глітчів на швидкість порозрядного аналого-цифрового перетворення та показано їхні негативні наслідки на динамічні характеристики ЦАП, особливо при збільшенні розрядності перетворювача.

3. Наведено традиційні (як алгоритмічні, так і схемотехнічні та комбіновані) методи зменшення глітчів в ЦАП та вказано на недоліки існуючих підходів. Показано як зазначені недоліки призводять до одного або декількох з таких негативних наслідків: зменшення швидкодії ЦАП, зростання динамічних похибок перетворювача, збільшення кількості обладнання, зростання алгоритмічної складності перетворення.

4. Проаналізовано можливість та показано доцільність застосування надлишкових позиційних систем числення з метою низькогітчевого кодування в ЦАП з ваговою надлишковістю, а також для побудови швидкодіючих лічильників імпульсів, які є складовими генераторів пилкоподібних сигналів підвищеної лінійності.

5. Вибрано напрямок, сформовано мету, об'єкт та предмет досліджень та поставлено задачі до розв'язання в роботі.

Наукові результати досліджень причин виникнення та негативного впливу глітчів в ЦАП на швидкість перетворення та динамічні характеристики цифро-аналогового перетворювача були опубліковані в [108], [120–123].

## РОЗДІЛ 2

### МЕТОД ГЕНЕРУВАННЯ ПИЛКОПОДІБНИХ СИГНАЛІВ ПІДВИЩЕНОЇ ЛІНІЙНОСТІ НА БАЗІ ЦАП ІЗ НИЗЬКОГЛІТЧЕВИМ КОДУВАННЯМ

У цьому розділі розглянуто метод генерування пилкоподібних сигналів підвищеної лінійності бази ЦАП із низькоглітчевим кодуванням. Запропоновано математичну модель глітчів у цифро-аналогових перетворювачах із ваговою надлишковістю, що дозволяє оцінити час дії та їхню амплітуду під час перемикавання розрядів ЦАП залежно від різних чинників, а саме: параметрів ключових елементів, числа розрядів, амплітуди керуючих сигналів та опору навантаження. Проаналізовано запропонований метод зменшення глітчів у цифро-аналогових перетворювачах із ваговою надлишковістю в режимі генерування неперервних аналогових сигналів. Оцінено ефективність застосування вагової надлишковості та наведено рекомендації щодо вибору оптимальної основи системи числення для зменшення рівня глітчів у вказаних генераторах сигналів.

#### 2.1 Математична модель глітчів у ЦАП із ваговою надлишковістю

Поява глітчів негативно впливає на швидкість і точність перетворення, що може призвести до похибок і спотворень вихідного сигналу ЦАП. Вплив глітчів на форму сигналу істотно посилюється за умови збільшення частоти зміни вхідного коду  $k_{\text{вх}}$ .

Існуючі підходи до зменшення глітчів [6–15] та їхні недоліки було детально розглянуто в першому розділі. Зазначені недоліки значно обмежують можливість практичного застосування таких підходів. Водночас, для зменшення глітчів у ЦАП дієвим є застосування вагової надлишковості. Цей метод не залежить від конкретних параметрів обладнання та навколишнього середовища, а також не вимагає використання значної кількості додаткового обладнання.

Власне кажучи, глітчі можуть мати досить складну форму, проте найважливішими їхніми параметрами є амплітуда та час згасання. Оскільки глітчі виникають під час перемикавання розрядів ЦАП (зміни кодової комбінації), амплітуда та час згасання глітчів залежать від одночасної дії багатьох чинників, зокрема:

- загальної кількості розрядів ЦАП;
- кількості розрядів, що перемикаються за 1 такт;
- асинхронності вмикання/вимикання цифрових ключів;
- конкретних параметрів цифрових ключів, а саме «паразитних» характеристик елементів, на яких виконані ключі, зокрема, ємностей в режимі «розімкнено»;
- характеристик системи числення, на основі якої побудовано ЦАП;
- алгоритму перетворення;
- амплітуди керуючого сигналу (напруги або струму);
- опору навантаження ЦАП.

Узагальнена структурна схема системи простого прямого цифрового синтезу аналогового сигналу ( $A_{\text{вих}}$ ) на базі ЦАП із ваговою надлишковістю може мати вигляд такий, як показано на рис. 2.1.




Рисунок 2.1 – Узагальнена структурна схема системи прямого цифрового синтезу на основі ЦАП із ваговою надлишковістю

Схема містить: генератор тактових імпульсів (ГТІ), блок керування (БК), дільник частоти, лічильник (ЛЧ), постійний запам'ятовуючий пристрій (ПЗП), цифро-аналоговий перетворювач на основі системи числення з ваговою надлишковістю ( $\alpha$ -ЦАП) [95, 96]. У цій схемі дільник частоти призначено для регулювання швидкості змінення вхідного сигналу  $\nu = \frac{A_{\text{max}}}{T}$ , де  $T$  – період часу, за який вихідний сигнал досягає заданої амплітуди. ПЗП зберігає коди відповідних значень сигналу, що генерується (це може бути, наприклад, синусоїда або сигнал, що монотонно зростає/спадає та ін.), а лічильник формує відповідний адресний код для ПЗП. Значення сигналу  $k_{\text{вх}}$  надходить з ПЗП на  $\alpha$ -ЦАП, вихід якого (з під'єднаним резистором навантаження  $R'_н$ ) мо-

же бути безпосередньо виходом синтезатора  $A_{\text{вих}}$ . Проте, для збільшення навантажувальної здатності доцільно до виходу  $\alpha$ -ЦАП підключити операційний підсилювач (ОП), що має низький вхідний опір, де  $C_{\text{ф}}$  – конденсатор фільтра,  $R_{\text{м}}$  – резистор масштабу, а  $R''_{\text{н}}$  – резистор навантаження. Це дозволяє додатково покращити характеристики системи прямого цифрового синтезу.

При побудові  $\alpha$ -ЦАП важливим моментом є вибір системи числення. Для систем числення з дробовими вагами розрядів доцільним є використання систем числення на основі золотої  $p$ -пропорції [61], та похідних від них (числа Люка, золота  $S$ -пропорція [92], АМ-системи числення [95, 111]). У випадку застосування систем числення з цілочисловими вагами розрядів доцільно використовувати системи числення на основі  $p$ -чисел Фібоначчі [92, 95] та похідних від них. Треба також відзначити доцільність застосування НПСЧ на базі ненадлишкових двійкових рядів [96–97].

На рис. 2.2 зображено несекціонований  $n$ -розрядний струмовий ЦАП на основі систем числення з ваговою надлишковістю, реалізований на базі біполярних транзисторів в діодному вмиканні.




Рисунок 2.2 –  $n$ -розрядний несекціонований струмовий ЦАП

Пристрій містить  $n$  зважених генераторів струму, а комутація діодних ключів здійснюється за допомогою напруги керування від джерел  $U_0-U_{n-1}$ . Якщо за систему числення, на основі якої побудований зазначений  $\alpha$ -ЦАП, вибрано систему числення золотої  $p$ -пропорції, то значення розрядних струмів визначаються за допомогою співвідношень:

$$I_1 = I_0 \cdot \alpha; I_2 = I_0 \cdot \alpha^2; \dots; I_{n-1} = I_0 \cdot \alpha^{n-1}.$$

У випадку використання  $p$ -чисел Фібоначчі значення розрядних струмів визначаються таким чином:

$$I_1 = I_0 \cdot \varphi_p(1); I_2 = I_0 \cdot \varphi_p(2); \dots; I_{n-1} = I_0 \cdot \varphi_p(n - 1).$$

На рис. 2.3 зображено  $n$ -розрядний секціонований струмовий ЦАП, побудований на базі біполярних транзисторів в діодному вмиканні. Вказаний ЦАП містить набір однотипних резистивних секцій [92], до кожної з яких підключаються  $m$  зважених генераторів струму. Значення розрядних струмів для кожної секції розраховуються аналогічно несекціонованому ЦАП для  $m$  розрядів за співвідношеннями, наведеними вище. Комутація діодних ключів здійснюється за допомогою напруги керування на джерелах  $U_0-U_{n-1}$ . Слід зазначити, що секціонування при побудові ЦАП дає змогу істотно зменшити вплив глітчів молодших секцій.




Рисунок 2.3 –  $n$ -розрядний секціонований струмовий ЦАП на основі СЧВН

На рис. 2.4 зображено глітч, що виникає під час перемикання однорозрядного ЦАП, причому суцільною лінією зображено реальний сигнал, а пунктирною – ідеальний.




Рисунок 2.4 – Глітч, що виникає в ЦАП під час перемикання розряду:  
а) реальний сигнал; б) ідеальний сигнал

Треба відзначити фундаментальні причини виникнення глітчів, а також, відповідно, складові їхніх моделей. Перша – виникнення глітча внаслідок асинхронності вмикання та вимикання розрядів ЦАП. Друга – глітч виникає внаслідок недосконалості елементної бази ЦАП, зокрема, наявності паразитних ємностей у ключових елементах, внаслідок чого керуючі сигнали проникають у коло перетворення і далі в навантаження. Розглянемо цю складову докладніше.

Для дослідження механізму виникнення глітчів вибрано струмовий ЦАП на основі діодних ключів як такий, що має максимальну швидкодію і точність. На рис. 2.5 представлено схему однорозрядного ЦАП, де діодні ключі реалізовано на транзисторах у діодному вмиканні (див. рис. 2.5а), та схеми заміщення для вимкненого (див. рис. 2.5б) та ввімкненого (див. рис. 2.5в) розрядів.

Слід зазначити, що моделювання глітчів для однорозрядного ЦАП має певні недоліки, оскільки не дає повної картини і не враховує взаємний вплив розрядів, що перемикаються одночасно. Тому дослідження механізму появи глітчів пропонується виконати для 3-розрядного



ЦАП. На рис. 2.6 зображено схему 3-розрядного ЦАП на основі діодних ключів, які реалізовані на базі біполярних транзисторів.




Рисунок 2.5 – Однорозрядний струмовий ЦАП на основі діодних ключів:  
 а) принципова схема; схеми заміщення для стану, коли розряд:  
 б) вимкнений; в) ввімкнений




Рисунок 2.6 – Схема 3-розрядного струмового ЦАП

Оскільки найбільша амплітуда глітча виникає у випадку, коли усі розряди двійкового або  $\alpha$ -ЦАП перемикаються одночасно, причому найгіршим є випадок, коли старший розряд змінює своє значення, то саме для такого випадку і доцільно виконати моделювання.

Часові діаграми перемикання розрядів 3-розрядного ЦАП, тобто зміни напруги на джерелах кола керування  $U_1, U_2, U_3$  та глітчі, що виникають під час вказаного перемикання, наведено на рис. 2.7.

На рис. 2.8 зображено електричну схему заміщення 3-розрядного ЦАП для випадку, коли старший розряд вимикається, а два молодші вмикаються.

Оскільки у схемі ЦАП застосовуються однакові інтегральні транзистори, то і схеми заміщення цих транзисторів мають однакові параметри. Тому для спрощення розрахунків вважаємо, що значення паразитних ємностей однакові, тому  $C_1=C_2=C_3=C_4=C$ .




Рисунок 2.7 – Виникнення глітча під час перемикання розрядів у 3-розрядному струмовому ЦАП

Для наведеної на рис. 2.8 схеми, використовуючи перший закон Кірхгофа в операторній формі, можна скласти такі рівняння:

- для вузла А

$$i_1(s) + i_H(s) = \frac{I_1}{s} + \frac{I_2}{s} + \frac{I_3}{s}, \quad (2.1)$$

де  $i_1(s)$  – операторний струм на ділянці кола AD;  $i_H(s)$  – операторний струм на резисторі  $R_H$ ;  $\frac{I_1}{s}$ ,  $\frac{I_2}{s}$ ,  $\frac{I_3}{s}$  – операторні струми на джерелах струму  $I_1$ ,  $I_2$  та  $I_3$  відповідно.




Рисунок 2.8 – 3-розрядний струмовий ЦАП на основі діодних ключів.  
Схема заміщення в момент перемикання

- для вузла В

$$i_H(s) - i_2(s) = \frac{I_2}{s} + \frac{I_3}{s}, \quad (2.2)$$

де  $i_2(s)$  – операторний струм на конденсаторі  $C_2$ .

Слід зазначити, що тут і надалі під операторним опором, напругою чи струмом мається на увазі відповідне зображення функції, визначене згідно з прямим перетворенням Лапласа [98].

Оскільки операторний опір конденсатора дорівнює  $\frac{1}{sC}$ , то операторний опір ділянки кола FD визначається як

$$z_1(s) = \frac{r \frac{1}{sC}}{r + \frac{1}{sC}}. \quad (2.3)$$

Для наведеної на рис. 2.8 схеми, використовуючи другий закон Кірхгофа в операторній формі, можна скласти такі рівняння:

- для контуру ①

$$i_1(s)z_1(s) + U_{I_1}(s) = \frac{E}{s}, \quad (2.4)$$

де  $U_{I_1}(s)$  – операторна напруга на джерелі струму  $I_1$ ;  $\frac{E}{s}$  – операторна напруга на джерелі напруги  $E$ .

- для контуру (2)

$$i_H(s)R_H + i_2(s)\frac{1}{sC} + U_{I_1}(s) = 0. \quad (2.5)$$

Як підсумок, маємо таку систему рівнянь в операторній формі:

$$\left\{ \begin{array}{l} i_1(s) + i_H(s) = \frac{I_1}{s} + \frac{I_2}{s} + \frac{I_3}{s} \\ i_n(s) - i_2(s) = \frac{I_2}{s} + \frac{I_3}{s} \\ i_1(s)z_1(s) + U_{I_1}(s) = \frac{E}{s} \\ i_H(s)R_H + i_2(s)\frac{1}{sC} + U_{I_1}(s) = 0. \end{array} \right. \quad (2.6)$$

З виразу (2.1) слідує, що

$$i_1(s) = \frac{I_1}{s} + \frac{I_2}{s} + \frac{I_3}{s} - i_H(s).$$

Аналогічно з (2.2) отримаємо

$$i_2(s) = i_H(s) - \frac{I_2}{s} - \frac{I_3}{s}.$$

При цьому з (2.4) маємо

$$U_{I_1}(s) = \frac{E}{s} - i_1(s)z_1(s).$$

Підставивши отримані значення у вираз (2.5) та виконавши необхідні перетворення, зазначимо, що вихідний струм на резисторі навантаження  $R_H$  можна виразити таким чином:

$$i_H(s) = \frac{\left(\frac{I_1}{s} + \frac{I_2}{s} + \frac{I_3}{s}\right) z_1(s) + \left(\frac{I_2}{s} + \frac{I_3}{s}\right) \frac{1}{sC} - \frac{E}{s}}{R_H + \frac{1}{sC} + z_1(s)}. \quad (2.7)$$

Оскільки у виразах (2.3) і (2.7) значення  $r$  та  $C$  є постійними і залежать від вибраної елементної бази, а значення  $I_1$ ,  $I_2$  та  $I_3$  задають значення відповідних розрядів ЦАП, то суттєво вплинути на характер зміни вихідного сигналу ЦАП можливо лише змінюючи значення опору  $R_H$  навантаження ЦАП та значення джерела напруги керування  $E$ . Слід зазначити, що оскільки діапазон зміни напруги керування  $E$  також обмежений ( $\sim \pm 1,0$  В), то суттєвий вплив на глітч матиме лише зміна значення опору навантаження схеми.

Для аналізу виразу (2.7), зокрема, виконання зворотного перетворення Лапласа, використано програмний пакет MathCAD 15. Графічне зображення результату моделювання для значень  $E = 1$  В та  $R_H = 100$  Ом наведено на рис. 2.9.




Рисунок 2.9 – Результат моделювання глітча в 3-розрядному струмовому ЦАП

У табл. 2.1 наведено значення амплітуди глітча та його тривалості для деяких значень вихідного опору  $R_H$ .

Отже, зі збільшенням значення опору навантаження  $R_H$  час усталення вихідного сигналу  $I_{\text{вих}}$  збільшується, водночас значно зростає і амплітуда глітча, що критично впливає на швидкодію ЦАП. Графіки залежності часу тривалості глітча, та амплітуди глітча від опору навантаження ЦАП зображено на рис. 2.10а та 2.10б відповідно. Аналізуючи наведені графіки можна зробити висновок, що тривалість глітча

залежить від опору навантаження майже лінійно, а залежність амплітуди глітча від  $R_H$  має логарифмічний характер.

Таблиця 2.1 – Значення амплітуди та тривалості глітча в 3-розрядному ЦАП для деяких значень вихідного опору  $R_H$

$R_H$ , Ом	10	20	50	100	150	200	300	500	750	1000
$t_{уст}$ , нС	0,22	0,25	0,44	0,77	1,08	1,35	1,85	2,95	4,3	6,3
$I_{вих}$ , mA	-1	-1,25	-2	-3,3	-5	-7	-10	-20	-50	-100

Адекватність складеної математичної моделі підтверджено за допомогою комп'ютерного моделювання, яке було виконано в інтегральному пакеті Micro-CAP 10 із використанням моделей реальних інтегрованих транзисторів NUHFARRY.

На рис. 2.11а зображено глітчі в ЦАП в момент, коли старший розряд вимикається залежно від певних значень вихідного навантаження згідно табл. 2.1. Моделювання доводить той факт, що зі збільшенням опору  $R_H$  збільшується і амплітуда глітча.




Рисунок 2.10 – Графік залежності параметрів глітча від навантаження на виході ЦАП: а) тривалість глітча; б) амплітуда глітча

На рис. 2.11б зображено глітчі в момент, коли старший розряд ЦАП вимикається для різних значень напруги керування. Результати моделювання підтверджують той факт, що зі збільшенням значення напруги керування ЦАП збільшується і амплітуда глітча і час його згасання.






Рисунок 2.11 – Залежність часу згасання та амплітуди глітчів у ЦАП залежно від:  
 а) опору  $R_H$ ; б) напруги  $U$  керування; в) паразитної ємності діодних ключів

На рис. 2.11в зображено глітч в момент, коли старший розряд ЦАП вимикається для різних значень паразитної ємності база-емітер. Моделювання виконано у рамках відхилень від  $-50\%$  до  $+100\%$  від заданого значення моделі біполярного транзистора NUNFARRY з бібліотеки компонентів програмного пакету Micro-CAP 10. Отримані результати доводять, що зі збільшенням значення паразитних ємностей збільшуються амплітуда глітчів і час їхнього згасання.

Важливим чинником, що впливає на характеристики глітчів є також кількість розрядів, що перемикаються одночасно, при чому чим більша їхня кількість, тим більшим буде амплітуда глітча. У випадку класичної двійкової системи числення найгірший випадок виникає при перемиканні всіх розрядів одночасно. Застосування надлишкових позиційних систем числення, зокрема, НПСЧ на основі золоті  $p$ -пропорції та чисел Фібоначчі [83], [93, 94], дозволяє обмежити кількість розрядів, що перемикаються одночасно, що в свою чергу призведе до зменшення амплітуди сумарного глітча.

Слід зазначити, що опір навантаження  $R_n$  на виході ЦАП визначається практичним застосуванням ЦАП. Так, у системі DDS, схему якої наведено на рис. 2.1, до виходу ЦАП доцільно підключити двотактний симетричний підсилювач струму [99], наприклад запропонований авторами [100–102]. Такий підсилювач має низький вхідний опір, за рахунок чого значно зменшується час згасання глітча. Використання підсилювача також дає змогу мінімізувати напругу керування ЦАП, що у свою чергу призведе до додаткового зменшення амплітуди глітчів.

## **2.2 Метод зменшення глітчів у генераторах сигналів, побудованих на базі ЦАП із ваговою надлишковістю**

Запропонований метод передбачає побудову генератора сигналів на базі цифро-аналогового перетворювача на основі систем числення з ваговою надлишковістю, зокрема, на основі  $p$ -кодів Фібоначчі, а також перетворювача число-імпульсного коду в паралельний за допомогою лічильника Фібоначчі.

Суть методу полягає у використанні в процесі цифро-аналогового перетворення вагової надлишковості, що дозволяє зменшити перепади значень аналогової величини під час зміни вхідного коду  $k_{вх}$ . Причому



му, чим більшим є рівень цієї надлишковості, тим меншим є цей перепад у відносних одиницях.

Слід зазначити, що використання систем числення з ваговою надлишковістю в ЦАП та АЦП має ряд переваг порівняно з класичною двійковою системою. Зокрема:

- можливість компенсації розривів у характеристиці перетворення, що виникає в разі наявності відхилення ваг розрядів ЦАП [92];
- підвищення точності ЦАП шляхом зменшення статичних похибок перетворення, що досягається за рахунок використання властивостей НПСЧ [61, 92];
- підвищення швидкодії ЦАП за рахунок зменшення динамічних похибок перетворення, що досягається за рахунок використання властивостей НПСЧ [61, 92, 96, 117];
- зменшення глітчів в ЦАП.

У попередньому пункті було розглянуто складову глітчів, яка виникає внаслідок недосконалості елементної бази та конкретних параметрів схеми ЦАП. Однак, існує ще друга складова, а саме короткочасний викид вихідного сигналу, що виникає за рахунок асинхронності перемикавання розрядів [103]. Вказана асинхронність, а конкретніше різниця в часі, може виникати внаслідок різних чинників, зокрема внаслідок затримки на цифрових ключах та як результат принципу асиметрії логіки вимірювання [82, 83]. Для зменшення цієї складової глітчів також дієвим є застосування вагової надлишковості в ЦАП. Цей метод не залежить від конкретних параметрів обладнання та навколишнього середовища, а також не вимагає використання значної кількості додаткового обладнання. Розглянемо цю складову докладніше.

Найгірший випадок виникає коли старший розряд уже увімкнувся, а молодші ще не встигли вимкнутись, тобто сигнал на виході ЦАП дорівнюватиме сумі цих розрядів, а значення глітчів  $A_{глітч}$  визначається як сума розрядів, що вимикаються.

У випадку класичної двійкової системи числення для  $n$ -розрядного ЦАП максимальна кількість розрядів, що перемикаються одночасно, дорівнює  $n - 1$ , тобто максимальний імпульс виникне під час зміни кодової комбінації вигляду 011...11 на 100...00, тобто

$$A_{\text{гл}} = Q_{n-1} - Q_0,$$

та під час зміни кодової комбінації вигляду  $100\dots00$  на  $011\dots11$ , тобто

$$A_{\text{гл}} = Q_{n-1},$$

де  $Q_i$  – значення  $i$ -го розряду.

Слід зазначити, що для дослідження характеристик ЦАП важливішою величиною є не абсолютне, а відносне значення глітча  $\delta A_{\text{гл}}$ , тобто відношення амплітуди глітча до діапазону перетворення ЦАП:

$$\delta A_{\text{гл}} = \frac{A_{\text{гл}}}{D(n)}, \quad (2.8)$$

де  $A_{\text{гл}}$  – абсолютне значення глітча;  $D(n)$  – діапазон перетворення ЦАП.

У випадку класичної двійкової системи за допомогою  $n$  розрядів можна представити будь яке число в межах  $[0; 2^n - 1]$ , тобто діапазон перетворення становить

$$D_2(n) = 2^n.$$

Таким чином, підставивши отримані значення  $A_{\text{гл}}$  та  $D_2(n)$  у вираз (2.8), отримаємо максимальне відносне значення глітча для класичної двійкової СЧ

$$\delta A_{\text{гл}} = \frac{Q_{n-1}}{D_2(n)} = \frac{2^{n-1}}{2^n} = \frac{1}{2},$$

що становить 50 % діапазону перетворення.

Застосування надлишкових позиційних систем числення дає змогу значно зменшити кількість розрядів, що перемикаються одночасно (особливо в багаторозрядних ЦАП) порівняно з двійковою системою числення, а отже і зменшити амплітуду глітча. Це досягається за рахунок того, що за умови сталого діапазону абсолютне значення глітча  $A_{\text{гл}}$  зменшується, а отже зменшується і його відносне значення.

Слід зазначити, що випадки використання систем числення з дробовими та цілочисловими вагами розрядів мають певні особливості, тому доцільно розглянути ці дві групи окремо.

У випадку застосування систем з дробовими вагами, а саме систем числення на основі золотої  $p$ -пропорції діапазон перетворення становить

$$D_{\alpha}(n) = \sum_0^{n-1} \alpha^i.$$

Використовуючи вираз 2.8 можна розрахувати відносне значення глітча для вибраних значень  $p$ . В табл. 2.2 наведено максимальне значення глітча в ЦАП для систем числення золотої  $p$ -пропорції, що розраховане для еквіваленту 14 двійкових розрядів залежно від різних  $p$ , звідки видно, що чим більше значення  $p$ , тим менший глітч.

Таблиця 2.2 – Відносне значення глітча для систем числення золотої  $p$ -пропорції залежно від значення  $p$

$p$	0	1	2	3	4	5	6
$\delta A_{\text{гл}}$	0,5	0,3827	0,3197	0,2753	0,2424	0,2248	0,2063

У випадку застосування систем числення з цілочисловими вагами розрядів доцільним є використання систем числення на основі  $p$ -чисел Фібоначчі [64], [92] та похідних від них. У науковій літературі опубліковані певні дослідження цього підходу, зокрема [15], в якому автори пропонують застосовувати модифікацію класичної системи числення Фібоначчі, що дозволяє зменшити значення глітчів в ЦАП. Вибір такої системи числення для реалізації ЦАП обумовлено виграшем в кількості розрядів (а саме зменшенні кількості розрядів на 1), однак має ряд недоліків, як наприклад зменшення реального діапазону перетворення, поява так званого «зсуву діапазону» та необхідності реалізації спеціального дешифратора. Все це ускладнює реалізацію цифро-аналогового перетворювача і призводить до виникнення схематехнічних та алгоритмічних ускладнень.

Водночас використання систем числення на основі  $p$ -чисел Фібоначчі дозволяє досягти значного зменшення глітчів порівняно з класичною двійковою системою числення та не викликає додаткових недоліків, зазначених вище. Слід зауважити, що умова рівності діапазонів для НПСЧ з цілочисловими вагами розрядів є приблизною, тому необхідною умовою повинно бути таке: діапазон перетворення при використанні НПСЧ повинен бути не меншим (насправді може бути дещо більшим) ніж для двійкової системи. Слід зазначити, що для  $p > 0$  доцільно застосувати так звані модифіковані числа Фібоначчі (МФ-система числення) [103] – модифікацію  $p$ -чисел Фібоначчі, в якій для вибраного числа розрядів кодування чисел складається з двох етапів:

- до досягнення максимально можливого числа, представленого в «нормальній» формі, кодування виконується як для класичних  $p$ -чисел Фібоначчі;

- після досягнення максимально можливого числа в нормальній формі кодування слід продовжити за правилами, аналогічними класичній двійковій системі.

Це дає змогу зменшити загальну кількість розрядів на  $p$  порівняно з класичними  $p$ -числами Фібоначчі. На відміну від класичної системи числення Фібоначчі така система числення не має заборонених кодівих комбінацій, тобто усі розряди можуть набувати значення 1 незалежно один від значення інших. Тому у цьому випадку діапазон перетворення можна розрахувати таким чином:

$$D_{\varphi}(n) = \sum_0^{n-1} \varphi^i.$$

У табл. 2.3 представлено кодування чисел за допомогою МФ-системи для  $p=1$ . Діапазон перетворення відповідає п'яти двійковим розрядам (32 еквівалента молодшого розряду) та використовує шість розрядів (33 еквіваленти молодшого розряду). Тут відносне значення глітча

$$\delta A_{\text{гл}} = \frac{A_{\text{гл}}}{D_{\varphi}(n)} = \frac{Q_{n-1}}{D_{\varphi}(n)} = \frac{13}{33} \approx 39 \%.$$

Таблиця 2.3 – Декодування 6-ти розрядного коду в МФ-системі числення для  $p = 1$

N	Вага розряду						$A_{гл}$
	13	8	5	3	2	1	
0	0	0	0	0	0	0	0
1	0	0	0	0	0	1	0
2	0	0	0	0	1	0	1
...							
20	1	0	1	0	1	0	1
21	1	1	0	0	0	0	7
22	1	1	0	0	0	1	0
23	1	1	0	1	1	0	1
...							
31	1	1	1	1	1	0	1
32	1	1	1	1	1	1	0

В табл. 2.4 представлено кодування чисел за допомогою МФ-системи для  $p = 2$ . Діапазон перетворення відповідає п'яти двійковим розрядам (32 еквіваленти молодшого розряду) та використовує сім розрядів (39 еквівалентів молодшого розряду).

Таблиця 2.4 – Декодування 7-ми розрядного коду МФ-системи числення для  $p = 2$

N	Вага розряду							$A_{гл}$
	13	9	6	4	3	2	1	
0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	1	0
2	0	0	0	0	0	1	0	1
...								
18	1	0	0	1	0	0	1	0
19	1	0	1	0	0	0	0	5
20	1	0	1	0	0	0	1	0
21	1	0	1	0	0	1	0	1
...								
37	1	1	1	1	1	1	0	1
38	1	1	1	1	1	1	1	0

Тут відносне значення глітча

$$\delta A_{\text{гл}} = \frac{A_{\text{гл}}}{D(n)} = \frac{Q_{n-1}}{D(n)} = \frac{19}{39} \approx 33\%.$$

Аналогічно випадку з дробовими вагами розрядів, використовуючи вираз 2.8, можна розрахувати відносне значення глітча для систем числення на основі  $p$ -чисел Фібоначчі для вибраних значень  $p$ .

В табл. 2.5 наведено максимальне значення глітча в ЦАП на основі  $p$ -чисел Фібоначчі, що розраховано для еквіваленту 14 двійкових розрядів залежно від різних  $p$ . Тут також очевидно, що чим більше значення  $p$ , тим менший глітч.

Таблиця 2.5 – Відносне значення амплітуди глітча для систем числення на основі  $p$ -чисел Фібоначчі залежно від  $p$

$p$	0	1	2	3	4	5	6
$\delta A_{\text{гл}}$	0,5	0,3827	0,3197	0,2753	0,2424	0,2248	0,2063

На рис. 2.12 представлена структурна схема генератора сигналів на базі ЦАП із низькоглітчевим кодуванням на основі МФ-системи числення.




Рисунок 2.12 – Генератор сигналів на базі ЦАП із низькоглітчевим кодуванням

Такий генератор містить суматор еталонних величин, генератор тактових імпульсів ГТІ, цифро-аналоговий перетворювач в  $p$ -кодi Фібоначчі, лічильник у модифікованій фібоначчівій системі (МФ-

системі) числення. Визначальною відмінністю приведенного генератора є використання лічильника, що реалізує лічбу у коді МФ-системи числення. Узагальнений алгоритм формування цього коду наведено вище, а формальний опис та детальний аналіз інформаційних аспектів та методів лічби в МФ-системі числення, а також опис структурної реалізації лічильників її основи, наведено в розділі 3.

Доцільно розглянути ще один приклад надлишкових позиційних систем числення зі штучним розташуванням ваг розрядів, а саме систему числення на базі двох двійкових рядів [97]. У цьому випадку ваги розрядів мають вигляд  $\{Q_0 = Q_1 = 1; Q_2 = Q_3 = 2; Q_4 = Q_5 = 4; \dots Q_{n-2} = Q_{n-1} = 2^{n-1}\}$ , а діапазон перетворення

$$D(n) = 2^{n+1} - 1.$$

Для такої системи числення абсолютне значення глітча визначається так само, як і для звичайного двійкового ряду,

$$A_{\text{гл}} = Q_{n-1} = 2^{n-1}.$$

Підставивши отримані значення  $A_{\text{гл}}$  та  $D(n)$  у вираз 2.8, отримаємо максимальне відносне значення глітча

$$\delta A_{\text{гл}} = \frac{Q_{n-1}}{D(n)} = \frac{2^{n-1}}{2^{n+1} - 1}.$$

Очевидно, що при збільшенні кількості розрядів  $n$  одиницею в знаменнику можна знехтувати і можна вважати, що

$$\delta A_{\text{гл}} \approx \frac{2^{n-1}}{2^{n+1}} = 25\%.$$

Треба відзначити, що таке значення  $\delta A_{\text{гл}}$  відповідає ситуації для чисел Фібоначчі з параметрами  $p = 3 \div 4$ .

У табл. 2.6 наведено кодування чисел в НПСЧ на основі двох однакових двійкових рядів. Діапазон перетворення становить 8 розрядів (31 еквівалент молодшого розряду), що відповідає п'яти розрядам класичної двійкової системи числення.

Таблиця 2.6 – Декодування 8-ми розрядного коду НПСЧ на основі двох 4-х розрядних двійкових рядів

N	Вага розряду								$A_{2л}$
	8	8	4	4	2	2	1	1	
0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	1	0
2	0	0	0	0	0	0	1	1	0
3	0	0	0	0	0	1	1	0	1
4	0	0	0	0	1	1	0	0	1
...									
14	0	0	1	1	1	1	1	1	0
15	0	1	1	0	1	0	1	0	7
16	1	1	0	0	0	0	0	0	7
17	1	1	0	0	0	0	0	1	0
...									
29	1	1	1	1	1	1	0	1	1
30	1	1	1	1	1	1	1	1	0

Визначальною особливістю побудови надлишкових ЦАП на базі цієї системи числення є можливість використання традиційних двійкових ЦАП, тобто існуючої елементної бази. Структурну схему такого надлишкового ЦАП наведено на рис. 2.13а. Слід зазначити, що розташування розрядів двійкових ЦАП доцільно виконати за методом гребінки [96, 97], як показано на рис. 2.13б.




Рисунок 2.13 – Надлишковий ЦАП на основі двох ненадлишкових двійкових ЦАП:  
а) – структурна схема; б) – розташування розрядів методом гребінки



### 2.3 Аналіз ефективності низькогітчевого кодування залежно від рівня вагової надлишковості

У попередньому пункті доведено, що зі збільшенням значення  $p$  зменшується й відносне значення глітча, що виникає внаслідок асинхронності вмикання/вимикання розрядів в ЦАП. Це твердження є справедливим як для систем числення з цілочисловими ( $p$ -коди Фібоначчі) і з дробовими ( $p$ -коди золоті пропорції) вагами розрядів, так і для НПСЧ на базі двійкових рядів. Проте, слід зазначити, що використання вагової надлишковості приводить до подовження розрядної сітки порівняно з двійковою системою числення, що ускладнює практичну реалізацію ЦАП, зокрема збільшує апаратні витрати для його побудови.

Для системи числення з дробовими вагами розрядів коефіцієнт подовження розрядної сітки можна оцінити таким чином [61, 92]. По-перше, діапазони перетворення для різних систем числення повинні бути однаковими. По-друге, у СЧВН треба вибирати такий діапазон, щоб повністю зберігалася вагова надлишковість. При цьому для двійкової СЧ маємо:

$$D_2(n) = 2^n - 1.$$

Для СЧВН відповідно

$$D_\alpha(n_\alpha) = 2^{n_\alpha} - 1.$$

У цих формулах  $n$  означає вибране число розрядів для двійкової системи,  $n_\alpha$  – число розрядів СЧВН за умови однаковості діапазонів. При цьому доцільно ввести коефіцієнт подовження розрядної сітки [64] у вигляді

$$\gamma_n = \frac{n_\alpha}{n} = \frac{\ln 2}{\ln \alpha} \approx \frac{0,693}{\ln \alpha}.$$

На основі цієї формули для СЧВН можна розрахувати число розрядів  $n_\alpha = n \cdot \gamma_n$  [64]. Причому, якщо значення  $\gamma_n$  і  $n_\alpha$  не є цілими, то для коректності шукане  $n_\alpha$  треба округлити у більший бік до найбли-

жчого цілого. Слід зазначити, що наведена формула має обмеження. Так, при наближенні  $\alpha$  до 1,0 користуватися нею недоцільно, а при  $\alpha = 1,0$  її використання буде некоректним, оскільки  $\ln 1 = 0$ . При цьому

$$\gamma_n = \frac{2^n}{n}.$$

У випадку системи числення на основі чисел Фібоначчі (зокрема  $p$ -чисел Фібоначчі) діапазон перетворення в загальному випадку не може точно дорівнювати відповідному діапазону у двійковій системі, а відносне значення вагової надлишковості при сталому  $p$  варіюється залежно від кількості розрядів  $n$ . Тому коефіцієнт подовження розрядної сітки залежить не лише від  $p$ , але й від кількості розрядів. У цьому випадку для коефіцієнта подовження доцільно використовувати таку формулу:

$$\gamma_n = \frac{n_\alpha}{n},$$

де  $n$  – кількість двійкових розрядів;  $n_\alpha$  – кількість розрядів НПСЧ при сумірних діапазонах перетворень.

Таким чином, при виборі надлишкової позиційної системи числення для побудови ЦАП потрібно одночасно враховувати не тільки відносне значення глітча, але й коефіцієнт подовження розрядної сітки ЦАП. Оцінити ефективність застосування НПСЧ для зменшення глітча можна за допомогою формули

$$E = \frac{\delta A_{\text{гл}}(2) - \delta A_{\text{гл}}(\alpha)}{\gamma_n}, \quad (2.9)$$

де  $\delta A_{\text{гл}}(2)$  – відносне значення глітча для двійкової системи числення;  $\delta A_{\text{гл}}(\alpha)$  – відносне значення глітча для надлишкової системи числення;  $\gamma_n$  – коефіцієнт подовження розрядної сітки. Значення  $E$  є безрозмірним та дозволяє оцінити доцільність застосування вибраних параметрів НПСЧ.

Для двійкової системи числення ефективність рівна 0, оскільки  $\delta A_{\text{гл}}(2) = \delta A_{\text{гл}}(\alpha)$ . У випадку застосування надлишкової системи числення ефективність буде більшою за 0, оскільки  $\delta A_{\text{гл}}(\alpha) < \delta A_{\text{гл}}(2.9)$ .

Так, для НПСЧ на основі золотої  $p$ -пропорції при  $\alpha = 1,618$ , тобто при  $p = 1$ , коефіцієнт подовження розрядної сітки

$$\gamma_n = \frac{\ln 2}{\ln 1,618} \approx 1,4498.$$

Використовуючи отримане значення, можна розрахувати кількість розрядів, для якої діапазон перетворення відповідатиме двійковому. Наприклад, для  $n = 14$  двійкових розрядів потрібно  $n_\alpha = 20$  розрядів вибраної НПСЧ.

Для розрахунку та дослідження ефективності вибраної системи числення було створено спеціальну комп'ютерну програму [104, 105], яка була розроблена мовою програмування C# за допомогою інтегрованого середовища розробки програмного забезпечення Microsoft Visual Studio 2015. Особливістю програми є те, що вона дозволяє окремо промодельовувати та оцінити складову глітч, що виникає внаслідок асинхронності перемикання розрядів ЦАП для різних параметрів вибраної системи числення. Вікно меню цієї програми наведено в додатку Б, а свідоцтва про реєстрацію авторського права на твір у додатку В. Вказана програма дозволяє вибрати тип надлишкових позиційних систем числення (а саме СЧ на основі золотої  $p$ -пропорції або  $p$ -чисел Фібоначчі) та відповідну кількість розрядів двійкової системи числення, відносно якої будуть виконані розрахунки. В результаті роботи програма дозволяє обчислювати усі необхідні для аналізу дані, а саме: значення ефективності антиглітчевого кодування  $E$ , абсолютне  $A_{\text{ГЛ}}$  та відносне  $\delta A_{\text{ГЛ}}$  значення глітч, коефіцієнт подовження розрядної сітки  $\gamma_n$  та параметри вибраних систем числення, тобто діапазон перетворення  $D(n)$  та кількість розрядів  $n$ . У випадку золотої  $p$ -пропорції обчислення виконуються для основ системи числення  $\alpha \in (1; 2]$  з вибраним кроком дискретизації (наприклад, якщо було вибрано крок дискретизації рівний 0,01, то розрахунки будуть виконані для  $\alpha = 2,00$ ,  $\alpha = 1,99$ ,  $\alpha = 1,98$  і т. д). У випадку  $p$ -чисел Фібоначчі моделювання виконується для різних значень параметра  $p$  починаючи з  $p = 1$ . За результатами обчислень програма дозволяє побудувати графіки ефективності залежно від відповідних параметрів вибраної НПСЧ, які наведено та проаналізовано в наступному пункті.

У табл. 2.7 наведено значення основи системи числення  $\alpha$ , кількість розрядів  $n_\alpha$  та значення ефективності  $E$  для НПСЧ на основі зо-

лотої  $p$ -пропорції для окремих значень  $p$ , розрахованих для еквіваленту 14 двійкових розрядів.

Таблиця 2.7 – Основа СЧ, кількість розрядів та значення ефективності використання системи числення золотої  $p$ -пропорції для окремих значень  $p$

$p$	0	1	2	3	4	5	6
$\alpha$	2	1,618	1,465	1,380	1,324	1,285	1,256
$n_\alpha$	14	20	24	28	31	34	37
$E$	0	0,0819	0,1006	0,1044	0,1034	0,1006	0,0974

У табл. 2.8 наведено кількість розрядів  $n_\alpha$  та значення ефективності  $E$  для НПСЧ на основі МФ-системи числення для різних значень  $p$ , розрахованих для еквіваленту 14 двійкових розрядів.

Таблиця 2.8 – Кількість розрядів та значення ефективності використання МФ-системи числення для деяких значень  $p$

$p$	0	1	2	3	4	5	6	7	8	9	10
$n_\alpha$	14	19	23	26	29	32	35	37	39	41	43
$E$	0	0,087	0,111	0,1209	0,123	0,1216	0,1197	0,1179	0,1162	0,1142	0,1122

Очевидно, що у випадку застосування НПСЧ на базі двійкових рядів коефіцієнт подовження розрядної сітки  $\gamma_n = 2$ . Використовуючи формулу (2.9) можна розрахувати ефективність застосування цієї НПСЧ для зменшення глітчa, яка становить:

$$E \approx \frac{0,5 - 0,25}{2} = 0,125.$$

Таким чином, порівнюючи ефективність зменшення глітчів для різних параметрів надлишковості, слід зазначити, що рівень  $E \approx 0,125$  (НПСЧ на базі двійкових рядів) відповідає рядам Фібоначчі з параметрами  $p = 3 \div 4$  а також НПСЧ на основі золотої  $p$ -пропорції при  $p = 3 \div 5$ .

#### **2.4 Вибір оптимальної основи числення для ефективного низькоглітчевого кодування в ЦАП із ваговою надлишковістю**

Розраховані значення ефективності дозволяють оцінити доцільність застосування конкретної основи системи числення для антиглітчевого кодування. Однак одночасно зі збільшенням  $p$  стрімко зростає і кількість розрядів  $n_\alpha$ , що є критичним для побудови реальних ЦАП, тобто це ускладнює схемотехнічну реалізацію та збільшує кількість

обладнання. Крім того параметр ефективності не враховує іншу складову глітча, що виникає наслідок недосконалості елементної бази, а саме проникнення керуючих сигналів через цифрові ключі, а ця складова значно зростає зі збільшенням кількості розрядів.

У випадку застосування систем числення з дробовими вагами розрядів можна проаналізувати залежність ефективності від значення основи системи числення  $\alpha$  як функцію  $E = f(\alpha)$ .

На рис. 2.14 наведено графік залежності ефективності від вибраної основи системи числення для еквіваленту 14 двійкових розрядів, де значення основи СЧ  $\alpha \in (1; 2]$ .




Рисунок 2.14 – Графік залежності ефективності НПСЧ на основі золотої  $p$ -пропорції від основи системи числення

Тут можна зробити висновок, що ефективність застосування НПСЧ сягає найбільших значень в інтервалі  $\alpha \in (1,3; 1,4)$ , в який попадає два значення золотої  $p$ -пропорції, а саме  $\alpha = 1,38$  при  $p = 3$ , та  $\alpha = 1,324$  при  $p = 4$ . Однак, враховуючи вищесказане, для побудови реальних ЦАП із застосуванням НПСЧ з дробовими вагами розрядів оптимальним є використання коду золотої  $p$ -пропорції при  $p = 3$ , для якого коефіцієнт подовження розрядної сітки не перевищує 2.

У випадку застосування систем числення з цілочисловими вагами, а саме систем на основі  $p$ -кодів Фібоначчі, можна проаналізувати залежність ефективності від значення  $p$  як числову послідовність  $\{E_p\}$ .

На рис. 2.15 наведено графік залежності ефективності від значення  $p$  для еквіваленту 14 двійкових розрядів.




Рисунок 2.15 – Графік залежності ефективності НПСЧ на основі МФ-системи числення від значення  $p$

Враховуючи той факт, що діапазон перетворень МФ-системи числення не точно відповідає двійковому, а є завідомо більшим, розрахована ефективність є дещо умовною і буде несуттєво відрізнятись залежно від вибраної кількості розрядів. Проте можна зробити висновок, що найбільш ефективним є використання МФ-системи числення для значень  $p = 3 \div 5$ . Проте, одночасно зі збільшенням  $p$  стрімко зростає і кількість розрядів  $n_a$ , що є критичним для побудови реальних ЦАП, тобто це ускладнює схемо-технічну реалізацію та збільшує кількість обладнання. Тому оптимальним є використання значення  $p=3$ , для якого коефіцієнт подовження розрядної сітки складає  $\gamma_n = 1,857$ .

У випадку застосування системи числення на базі двох двійкових рядів значення ефективності є сумірним до ефективності запропонованих вище оптимальних систем числення, проте коефіцієнт подовження розрядної сітки становить  $\gamma_n = 2$ , що є дещо більшим порівняно з вказаними НПСЧ, оскільки для системи числення на основі золоті  $p$ -пропорції коефіцієнт подовження розрядної сітки досягає значення 2 при  $p = 3$ , а для систем  $p$ -чисел Фібоначчі при  $p = 4$ . Тому систему числення на базі двох двійкових рядів доцільно використовувати лише в обмежених випадках, коли застосування існуючої елементної бази вбачається єдиною можливістю.

Слід зазначити, що параметр ефективності НПСЧ враховує лише складову глітча, що спричинена асинхронністю вмикання та вимикання розрядів, проте не враховує складову, що виникає внаслідок недосконалості елементної бази. Водночас, для аналізу реальних схем, в яких використовуються різні бібліотеки інтегральних елементів, доцільно використати інтегрований пакет Micro-CAP, зокрема версії 10, який дозволяє врахувати обидві складові глітча одночасно. На рис. 2.16 наведено графічний результат моделювання глітчів у ЦАП, що реалізовані на базі класичної двійкової системи числення, кодів Фібоначчі зі зміщенням [15] та МФ-системи числення.




Рисунок 2.16 – Глітчі в ЦАП на основі:

- а) двійкової системи числення; б)  $p$ -кодів Фібоначчі зі зміщенням;
- в) МФ-системи числення при  $p = 1$ ; г) МФ-системи числення при  $p = 3$

У результаті моделювання було доведено, що сумарний виграш використання вагової надлишковості ще більший, ніж теоретично розрахований на основі параметра ефективності  $E$  для різних НПСЧ. Це пояснюється тим, що при одночасному перемиканні великої кількості розрядів значно збільшується вплив складової глітчів, що виникає внаслідок наявності паразитних ємностей ключових елементів, причому це значення тим більше, чим більша кількість розрядів, що перемикаються. Залежність цієї складової від конкретних параметрів схеми та вибраної елементної бази було детально досліджено в першому пункті цього розділу. Водночас використання розглянутих НПСЧ дозволяє зменшити кількість розрядів, що перемикаються, а отже одночасно зменшити як складову глітчів, що виникає внаслідок асинхронності перемикавання розрядів, так і складову, що виникає внаслідок недосконалості елементної бази, що сумарно веде до значного зменшення глітчів у ЦАП.

На рис. 2.16в і 2.16г наведено результати моделювання глітчів для випадку застосування МФ-системи числення при  $p = 1$  та при  $p = 3$  відповідно. Моделювання підтверджує ефективність застосування таких кодів в порівнянні з класичною двійковою системою числення, а також з системою Фібоначчі зі зміщенням [6] з метою значного зменшення глітчів при цифро-аналоговому перетворенні.

У табл. 2.9 наведено значення глітчів, отримані в результаті моделювання схем ЦАП для еквіваленту шести двійкових розрядів на основі таких систем числення: класичної двійкової; системи Фібоначчі зі зміщенням, запропонованої в роботі [15]; кодів золотої  $p$ -пропорції при  $p = 2$  і  $p = 3$ ; МФ-системи при  $p = 2$  і  $p = 3$ ; НПСЧ на базі двійкових рядів.

Таблиця 2.9 – Сумарний глітч для окремих систем числення

СЧ	Класична двійкова	Фібоначчі зі зміщенням	Золота $p$ -пропорція		МФ-система		НПСЧ на базі двійкових рядів
			$p = 2$	$p = 3$	$p = 2$	$p = 3$	
$A_{гліч}$ , мА	23,31	9,65	7,35	6,01	11,01	5,12	11,01
$\delta A_{гліч}$ , %	100	41,4	31,53	25,78	47,23	21,96	47,23
$\theta A_{гліч}$ , раз.	1	2,41	3,17	<b>3,88</b>	2,12	<b>4,55</b>	2,12



Зазначене моделювання виконано з використанням бібліотеки реальних інтегральних елементів, зокрема моделі біполярного транзистора NUHFARRY з бібліотеки компонентів програмного пакета Micro-CAP 10, при чому значення напруги керування дорівнює  $U = 1$  В, а опір навантаження на виході ЦАП дорівнює  $R_n = 100$  Ом.

Очевидно, що найбільший глітч виникає у випадку використання класичної двійкової СЧ, тому сумарний ефект використання НПСЧ доцільно оцінити саме порівняно з зазначеним значенням глітча, прийнявши його за 100%. Відповідні абсолютні ( $A_{\text{гл}}$ ) та відносні ( $\delta A_{\text{гл}}$ ) значення глітчів, а також коефіцієнт зменшення амплітуди глітча ( $\theta A_{\text{гл}}$ ) для вибраних систем числення наведено в табл. 2.9. Тут можна зробити висновок, що найбільший сумарний виграш досягається при використанні МФ-системи числення при  $p = 3$  (приблизно в 4,5 разів) та кодів золотої  $p$ -пропорції при  $p = 3$  (приблизно в 3,9 разів), а застосування системи числення Фібоначчі зі зміщенням призводить до меншого ефекту.

У випадку використання НПСЧ на базі двійкових рядів сумарний глітч становить 47,23 % від двійкового, тобто є найменш ефективним порівняно з іншими наведеними СЧ. Проте слід зазначити, що використання такої системи числення не вимагає створення специфічної елементної бази, тому її доцільно використовувати при проектуванні надлишкових ЦАП із низьким рівнем глітчів у випадках, де використання існуючої елементної бази, тобто традиційних двійкових ЦАП, є єдиною можливістю.

## 2.5 Висновки до розділу

У цьому розділі авторами було:

1. Вперше запропоновано метод зменшення глітчів у генераторах пилкоподібних сигналів підвищеної лінійності шляхом застосування низькоглітчевого кодування на базі ЦАП із ваговою надлишковістю та проведено його аналіз.

2. Складено математичну модель глітчів в ЦАП із ваговою надлишковістю та проведено її аналіз. Розглянуто причини та специфіку виникнення глітчів в  $\alpha$ -ЦАП. Показано, що виникнення глітчів у ЦАП значно обмежує можливості його застосування, зокрема, в генераторах сигналів та при прямому цифровому синтезі аналогових сигналів.

Використовуючи запропоновану математичну модель було доведено, що на амплітуду глітча суттєво впливає значення напруги керування ЦАП та паразитних ємностей цифрових ключів, а на час згасання (тривалість) глітча істотно впливає значення опору навантаження.

3. Показано доцільність застосування ЦАП на основі СЧВН, зокрема з дробовими вагами розрядів, а саме  $p$ -кодів золотої пропорції, та цілочисловими вагами розрядів, а саме  $p$ -кодів Фібоначчі. Доведено, що із збільшенням параметра  $p$  характеристики глітчів значно покращуються, причому амплітуда і час їхнього згасання зменшуються. Запропоновано структурну схему низькоглітчевого ЦАП на основі МФ-системи числення.

4. Оцінено ефективність застосування вагової надлишковості для зменшення рівня глітчів у ЦАП та запропоновано оптимальні параметри систем числення, на основі яких побудовано ЦАП. Доведено, що оптимальним є застосування  $p = 3$  коду Фібоначчі та  $p = 3$  коду золотої пропорції.

Наукові результати досліджень методу зменшення глітчів у ЦАП були опубліковані в [103–107], а результати розробки математичної моделі глітчів були опубліковані в [100–102, 108].

### РОЗДІЛ 3

## МЕТОДИ ПОБУДОВИ МОДИФІКОВАНИХ ЛІЧИЛЬНИКІВ ФІБОНАЧЧІ ДЛЯ НИЗЬКОГЛІТЧЕВИХ ГЕНЕРАТОРІВ СИГНАЛІВ

У цьому розділі запропоновано формальний опис та методи лічби у модифікованій фібоначчівій системі числення та розроблено різні варіанти швидкодіючих фібоначчівих лічильників, у яких апаратні витрати є порівняно невеликими і зростають пропорційно при нарощуванні розрядності. Запропоновано структурну реалізацію та проаналізовано роботу і характеристики таких фібоначчівих лічильників: лічильника, що додає; лічильника, що віднімає; реверсивного лічильника; циклічного лічильника, що додає; циклічного лічильника, що віднімає; циклічного реверсивного лічильника. Для розроблених лічильників проведено аналіз швидкодії, апаратних витрат та кількості розрядів, які одночасно змінюють свій стан протягом одного такту лічби.

### 3.1 Формальний опис та методи лічби в модифікованій фібоначчівій системі числення

Наведені далі результати досліджень стосуються організації швидкої лічби в  $r$ -кодах Фібоначчі, тобто, у фібоначчівих  $r$ -системах числення. У всіх цих системах числення існує фібоначчіве  $r$ -співвідношення між вагами розрядів, яке має такий вигляд [93]:

$$\varphi_i = \varphi_{i-1} + \varphi_{i-p-1}.$$

Тому в таких системах числення можна виконувати фібоначчіві перетворення, що є умовними арифметичними операціями, які виконують перенесення, не змінюючи числового значення коду. Можливі два види таких перетворень: з перенесенням у старші розряди і з перенесенням у молодші розряди.

Фібоначчіве перетворення з перенесенням у старші розряди полягає у додаванні одиниці в  $i$ -й розряд і відніманні одиниць від  $(i-1)$ -го та  $(i-p-1)$ -го розрядів, як показано на рис. 3.1.

Фібоначчіве перетворення з перенесенням у молодші розряди полягає у відніманні одиниці від  $i$ -го розряду і додаванні одиниць в  $(i-1)$ -й та  $(i-p-1)$ -й розряди, як показано на рис. 3.2.




Рисунок 3.1 – Фібоначчієве перетворення з перенесенням у старші розряди




Рисунок 3.2 – Фібоначчієве перетворення з перенесенням у молодші розряди

Слід відзначити, що для різних значень  $p$  будуть різними послідовності ваг розрядів, як це представлено у табл. 3.1.

Таблиця 3.1 – Ваги розрядів фібоначчієвих кодів для різних значень  $p$

p	Розряди															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	987	610	377	233	144	89	55	34	21	13	8	5	3	2	1	1
2	189	129	88	60	41	28	19	13	9	6	4	3	2	1	1	1
3	69	50	36	26	19	14	10	7	5	4	3	2	1	1	1	1
4	34	26	20	15	11	8	6	5	4	3	2	1	1	1	1	1
5	21	16	12	9	7	6	5	4	3	2	1	1	1	1	1	1
6	13	10	8	7	6	5	4	3	2	1	1	1	1	1	1	1

З цієї таблиці слідує, що для представлення одних і тих самих діапазонів чисел при різних значеннях параметра  $p$  потрібна різна кількість розрядів. Тобто, буде різною надлишковість кодів. Очевидно, що найменша надлишковість досягається при  $p = 1$ . Тому для подальших досліджень обирається система числення Фібоначчі при  $p = 1$ , яка в подальшому буде називатись фібоначчієвою системою числення.

Оскільки описані раніше фібоначчєві перетворення є однотиповими, то проведені у цьому розділі теоретичні дослідження можна узагальнити для всіх фібоначчєвих систем числення з різними значеннями  $p$ . При побудові лічильників у таких системах числення змінюватись будуть лише зв'язки між їхніми розрядами. Це означає, що всі отримані у розділі результати можуть бути узагальнені на будь-які значення параметра  $p$ . З метою подальшого зменшення надлишковості у подальшому буде використано модифіковану фібоначчєву систему числення при  $p = 1$ .

Модифікована фібоначчєва система числення (МФ-система числення) належить до класу надлишкових позиційних систем числення. Тому її можна описати за допомогою набору з двох множин: базису, або множини ваг розрядів  $\Phi$ , і алфавіту, або множини цифр  $D$ :

$$\left\{ \begin{array}{l} \Phi: \{ \phi_0 = 1, \phi_1 = 2, \forall_{i>1} (\phi_i = \phi_{i-1} + \phi_{i-2}) \} \\ D: \{0,1\} \end{array} \right\}. \quad (3.1)$$

Базис є множиною ваг розрядів  $\phi_i$ , причому,  $\phi_0 = 1$ ,  $\phi_1 = 2$ , а для кожного  $i > 1$  виконується співвідношення  $\phi_i = \phi_{i-1} + \phi_{i-2}$ . Алфавіт є множиною з двох цифр 0 і 1. Така система числення подібна до відомої фібоначчєвої системи числення ( $\Phi$ -системи числення) за винятком ваги  $\phi_1$ . У відомій фібоначчєвій системі числення  $\phi_1 = 1$ , а в модифікованій  $\phi_1 = 2$ . Оскільки у відомій системі числення  $\phi_2 = 2$ , то коди, якими представляються числа в МФ-системі числення, фактично мають на один розряд менше ніж у  $\Phi$ -системі числення, що приводить до зменшення інформаційної надлишковості. Наприклад, в  $\Phi$ -системі числення число 53 можна представити кодом 100110110, а в МФ-системі числення це ж число можна представити кодом 10011011.

МФ-система числення призначена для представлення цілих чисел за допомогою двійкових кодів. Будь-яке ціле число  $X$  у ній може бути представлене  $n$ -розрядним кодом  $x_{n-1} x_{n-2} \dots x_i \dots x_1 x_0$ , де  $x_i \in D$  відповідно до виразу (3.1), а  $n$  визначається за співвідношенням  $\phi_{n-1} \leq X \leq \phi_{n-2}$ . Будемо позначати  $n$ -розрядний двійковий код  $x_{n-1} x_{n-2} \dots x_i \dots x_1 x_0$   $X_0^{n-1}$ , а його частину довжиною в  $k$  розрядів, починаючи з  $i$ -го як  $X_i^{k-1}$ . В МФ-системі числення значення  $X$  коду  $X_0^{n-1}$  визначається виразом:

$$X = \sum_{i=0}^{n-1} x_i \cdot w_i. \quad (3.2)$$

Важливою характеристикою МФ-системи числення є наявність фібоначчієвого співвідношення (F-співвідношення) між вагами розрядів

$$F: \forall_{i>1} (\varphi_i = \varphi_{i-1} + \varphi_{i-2}). \quad (3.3)$$

Для  $i$ -го розряду існує  $i$ -те фібоначчієве співвідношення:

$$F_i: \varphi_i = \varphi_{i-1} + \varphi_{i-2}. \quad (3.4)$$

Фібоначчієве співвідношення між розрядами в МФ-системі числення дозволяє виконувати фібоначчієві перетворення кодів (F-перетворення). Фібоначчієві перетворення бувають двох типів: F-перетворення з перенесенням у старші розряди (FL-перетворення) і F-перетворення з перенесенням у молодші розряди (FR-перетворення).

FL-перетворення коду  $X_0^{n-1}$  є умовною арифметичною операцією, що виконується над всіма його розрядами, крім нульового і першого. Таке перетворення полягає у тому, що для будь-якого  $i > 1$  у випадку, якщо  $x_i = 0$ ,  $x_{i-1} = 1$ ,  $x_{i-2} = 1$ , виконується додавання одиниці в розряд  $x_i$  і віднімання одиниць у розрядах  $x_{i-1}$  та  $x_{i-2}$ . FL-перетворення коду  $X_0^{n-1}$  записується виразом

$$FL(X_0^{n-1}) = \bigvee_{x_i=0 \wedge x_{i-1}=1 \wedge x_{i-2}=1} (X_0^{n-1} + \varphi_i - \varphi_{i-1} - \varphi_{i-2}).$$

Відповідно до (3.4)  $i$ -те FL-перетворення коду виконується над  $i$ -м,  $(i-1)$ -м та  $(i-2)$ -м розрядами цього коду і записується виразом

$$FL_i(X_0^{n-1}) = \left\{ \begin{array}{l} X_0^{n-1} + \varphi_i - \varphi_{i-1} - \varphi_{i-2} \text{ при } x_i = 0 \wedge x_{i-1} = 1 \wedge x_{i-2} = 1; \\ X_0^{n-1} \text{ при } x_i \neq 0 \vee x_{i-1} \neq 1 \vee x_{i-2} \neq 1; \end{array} \right\}.$$

FR-перетворення коду  $X_0^{n-1}$  є умовною арифметичною операцією, що виконується над всіма його розрядами, крім нульового і першого. Таке перетворення полягає у тому, що для будь-якого  $i > 1$  у випадку, якщо  $x_i = 1, x_{i-1} = 0, x_{i-2} = 0$ , виконується віднімання одиниці в розряді  $x_i$  і додавання одиниць у розряди  $x_{i-1}$  та  $x_{i-2}$ . FR-перетворення коду  $X_0^{n-1}$  записується виразом

$$FR(X_0^{n-1}) = \bigvee_{x_i=0 \wedge x_{i-1}=1 \wedge x_{i-2}=1} (X_0^{n-1} - \varphi_i + \varphi_{i-1} + \varphi_{i-2}).$$

Відповідно,  $i$ -те FR-перетворення коду виконується над  $i$ -м,  $(i-1)$ -м та  $(i-2)$ -м розрядами цього коду і записується виразом

$$FR_i(X_0^{n-1}) = \left\{ \begin{array}{l} X_0^{n-1} - \varphi_i + \varphi_{i-1} + \varphi_{i-2} \text{ при } x_i = 1 \wedge x_{i-1} = 0 \wedge x_{i-2} = 0; \\ X_0^{n-1} \text{ при } x_i \neq 1 \vee x_{i-1} \neq 0 \vee x_{i-2} \neq 0; \end{array} \right\}.$$

FL- і FR-перетворення подібні до відомих операцій згортки і розгортки, що полягають у заміні одного коду на інший. Але, на відміну від логічних операцій згортки і розгортки, FL- і FR-перетворення визначені як умовні операції додавання і віднімання, що виконуються над частинами коду, не змінюючи значення всього коду. Таке визначення дозволяє позиціонувати такі перетворення як перенесення і запозичення. Отже, в МФ-системі числення перенесення і запозичення можуть виконуватись раніше, ніж виникне переповнення у розрядах. Це дозволяє відокремити перенесення і запозичення від додавання чи віднімання одиниці при лічбі. Завдяки такому виконанню перенесень і запозичень вони мають обмежену довжину розповсюдження у розрядах коду, що покладено в основу побудови швидкодіючих лічильників в МФ-системі числення.

Під час прямої лічби у вказаній системі числення на кожному такті над кодом лічильника, отриманим на попередньому такті, виконується FL-перетворення і до нього додається одиниця:

$$X_0^{n-1}(i) = FL(X_0^{n-1}(i-1)) + 1. \quad (3.5)$$

У випадку, якщо  $(FL(X_0^{n-1}(i-1)))_0^2 = 011$ , таке додавання призведе до перенесення з нульового у перший розряд, наприклад,  $1001+1=1010$ . Якщо ж на попередньому такті  $(X_0^{n-1}(i-1))_0^2 = 011$ , то відповідно до (3.3)

$$(FL(X_0^{n-1}(i-1)))_0^3 = (FL_2(X_0^{n-1}(i-1)))_0^2 = 100.$$

Тому в цьому випадку після FL-перетворення попереднього коду додавання одиниці у його молодший розряд не приведе до перенесення у другий розряд, наприклад,

$$X_0^3(i-1) = 1011,$$

$$FL(1011) = FL_2(1011) = 1100,$$

$$1100+1=1101.$$

Як видно з наведеного прикладу, після виконання k-го FL-перетворення розряди  $x_{k-1}$  та  $x_{k-2}$  мають нульові значення. Це дозволяє виконувати перенесення в ці розряди без його подальшого розповсюдження у старші розряди, тобто

$$FL_k(X_0^{n-1}(i-1)) + 1 = (X_0^{n-1}(i-1))_{k+1}^{n-k-2} + X_0^k(i).$$

Збільшення будь-якого розряду коду лічильника, починаючи з другого, відбувається лише за рахунок FL-перетворення, тобто перенесення з молодших розрядів. Очевидно, що при цьому вага таких перенесень завжди більша ваги молодшого розряду, на яку збільшується значення у лічильнику на кожному такті. Тому такий метод лічби не приведе до переповнення у розрядах коду лічильника. Більш того, кількість сусідніх одиниць коду, через які можливе перенесення на кожному такті, становить не більше двох. Це обґрунтовується наведеним далі твердженням.

Твердження 1. Якщо на кожному такті роботи фібоначчієвого лічильника додається одиниця до молодшого розряду та виконуються



всі можливі FL-перетворення, то в його кодї не може бути більше двох сусїднїх одиниць, через якї відбувається перенесення.

Доведення твердження 1. Перенесення через  $(n - 1)$ -й розряд можливе лише при переповненнї лічильника. Справедливость твердження для нульового і першого розрядів очевидна. Тому доведення твердження буде проведено методом неповної математичної індукції для  $n$ -розрядного лічильника відносно номерів розрядів, починаючи з номера  $(n - 2)$  до номера 2.

Позначимо  $n$ -розрядний код лічильника через  $X_0^{n-1}$ , а його  $i$ -й розряд позначимо через  $x_i$ . Доведення справедливості твердження для розрядів  $x_{n-2}$ ,  $x_{n-3}$ ,  $x_{n-4}$  виконаємо методом від зворотного. Припустимо, що на деякому  $i$ -у такті в результаті перетворення  $FL_{n-4}(X_0^{n-1})$  у розряд  $x_{n-4}$  у розрядах  $x_{n-1}$ ,  $x_{n-2}$ ,  $x_{n-3}$ ,  $x_{n-4}$  утворився код, що має підряд три одиниці:  $X_{n-4}^3(i) = 0111$ .

Для цього необхідно, щоб на  $(i - 1)$ -у такті код у цих розрядах був  $X_{n-4}^3(i - 1) = 0110$  (розряд  $x_{n-1}$  повинен знаходитись у нульовому стані, інакше буде переповнення лічильника). Але у такому випадку на  $i$ -у такті над розрядами  $x_{n-1}$ ,  $x_{n-2}$ ,  $x_{n-3}$  виконується  $FL_{n-1}$ -перетворення

$$FL_{n-1}(0110x_{n-5} \dots x_0) = 1000x_{n-5} \dots x_0$$

і тому у цих розрядах утвориться код 100. Це означає неможливість появи трьох сусїднїх одиниць у розрядах  $x_{n-2}$ ,  $x_{n-3}$ ,  $x_{n-4}$ . Отже, для цих номерів розрядів справедливость твердження доведена. Далі, вважаючи твердження справедливим для розрядів  $x_i$ ,  $x_{i-1}$ ,  $x_{i-2}$ , доведемо його справедливость для розрядів  $x_{i-1}$ ,  $x_{i-2}$ ,  $x_{i-3}$ . Тобто, що у цих розрядах не може бути більше двох сусїднїх одиниць.

Для доведення справедливості твердження для розрядів  $x_{i-1}$ ,  $x_{i-2}$ ,  $x_{i-3}$  так само виконаємо методом від зворотного. Припустимо, що на деякому  $i$ -у такті в результаті перенесення у розряд  $x_{i-3}$  у розрядах  $x_i$ ,  $x_{i-1}$ ,  $x_{i-2}$ ,  $x_{i-3}$  утвориться код, що має підряд три одиниці. Оскільки у розрядах  $x_i$ ,  $x_{i-1}$ ,  $x_{i-2}$  не може бути більше двох сусїднїх одиниць, то це може бути лише код 0111, тобто,

$$X_0^{n-1}(i) = x_{n-1} \dots x_{i+1} 0111x_{i-3} \dots x_0.$$

Для появи такого коду необхідно, щоб на  $(i - 1)$ -у такті код у цих розрядах був 0110, тобто,

$$X_0^{n-1}(i-1) = x_{n-1} \dots x_{i+1} 0110x_{i-3} \dots x_0.$$

Але у такому випадку на  $i$ -у такті над розрядами  $x_i, x_{i-1}, x_{i-2}$  виконується  $FL_i$ -перетворення

$$FL_i(x_{n-1} \dots x_{i+1} 0110x_{n-3} \dots x_0) = x_{n-1} \dots x_{i+1} 1000x_{i-3} \dots x_0$$

У результаті такого перетворення на  $i$ -у такті у розрядах  $x_i, x_{i-1}, x_{i-2}, x_{i-3}$  утвориться код 1000. У випадку виникнення на  $i$ -у такті перенесення в  $(i-3)$ -й розряд в цих розрядах утвориться код 1001. Це означає неможливість появи трьох сусідніх одиниць у розрядах  $x_{i-1}, x_{i-2}, x_{i-3}$ . Таким чином, справедливість твердження доведена.

Слід зазначити, що справедливість твердження 1 була доведена, виходячи з двох припущень: по-перше, що початковий код, з якого починається лічба, не містить більше двох сусідніх одиниць; по-друге, що при досягненні коду, у якому  $(X_0^{n-1})_{n-2}^2 = 11$  (тобто, два старших розряди дорівнюють одиниці), подальша пряма лічба припиняється або лічильник встановлюється у початковий стан. У випадку, якщо виконується перше припущення, але не виконується друге, тобто, якщо при досягненні коду  $110x_{n-4} \dots x_0$  лічба продовжується, то пряма лічба буде виконуватись коректно, але при цьому кількість сусідніх одиниць у кодї лічильника з часом стане більшою двох. Це відбувається через те, що при досягненні коду  $110x_{n-4} \dots x_0$  блокується виконання  $FL_{n-2}$ -перетворення, оскільки у всіх наступних тактах прямої лічби  $x_{n-2} \neq 0$ . На деякому наступному такті лічби це призведе до появи одиничного значення у розряді  $x_{n-3}$ , що, у свою чергу, заблокує виконання  $FL_{n-3}$ -перетворення, і так далі. Отже, продовження прямої лічби після досягнення фібоначчєвим лічильником коду  $110x_{n-4} \dots x_0$  буде призводити до поступового збільшення кількості сусідніх одиниць у кодї, починаючи зі старших розрядів. Тому на деякому  $k$ -у такті прямої лічби всі розряди коду лічильника матимуть одиничне значення:

$$\forall_{0 \leq i \leq n-1} (x_i(k) = 1).$$

Відповідно до (3.2) і (3.1) значення цього коду  $X(k) = \varphi_{n+1} - 1$ , де  $\varphi_{n+1} - (n+2)$ -е число Фібоначчі. Це число визначає максимальну кількість одиниць, яку можна коректно підрахувати за допомогою

n-розрядного лічильника. Тобто,  $k = \varphi_{n+1} - 1$ . Подальша пряма лічба призведе до спотворення інформації у його коді. Тому в n-розрядному лічильнику після  $\varphi_{n+1} - 1$  тактів пряму лічбу потрібно припинити, або примусово скинути такий лічильник у початковий стан.

У випадку, якщо не виконується перше припущення, на якому базується доведення справедливості твердження 1, то це на будь-якому такті може призвести до неправильної роботи лічильника через виникнення у молодших розрядах переповнення, спричиненого невиконанням умови FL-перетворення у цих розрядах. Наприклад, встановлення лічильника у початковий код  $X_0^{n-1}(0) = x_{n-1} \dots x_3 111$  вже на першому такті прямої лічби призведе до переповнення лічильника і спотворення результату через неможливість виконання FL<sub>2</sub>-перетворення. Ця особливість прямої лічби в МФ-системі числення накладає обмеження на форму початкового коду у лічильнику, яке стосується кількості сусідніх одиниць у коді. Очевидно, що ці обмеження у першу чергу стосуються молодших розрядів, оскільки перенесення від додавання одиниці у нульовий розряд спочатку досягне їх. Тому визначимо обмеження, що накладаються на групу сусідніх одиниць у наймолодших розрядах.

Нехай у початковому коді лічильника молодші  $(k + 1)$  розрядів дорівнюють нулю,  $d$  розрядів, починаючи з  $(k + 1)$ -го, дорівнюють одиниці, а  $(k + d + 1)$ -й розряд дорівнює нулю, як зображено на рис. 3.3.




Рисунок 3.3 – Розташування сусідніх одиниць у  $d$  наймолодших розрядах лічильника

Тобто,

$$(x_{k+d+1} = 0) \wedge \forall_{k < i \leq k+d} (x_i = 1) \wedge \forall_{0 \leq i \leq k} (x_i = 0).$$

Визначимо кількість тактів, необхідну для того, щоб перенесення, яке виникає в режимі прямої лічби за виразом (3.5), розповсюдилось у  $k$ -й розряд. Очевидно, що таке перенесення не може виникнути рані-

ше, ніж після  $\varphi_k$  тактів. У дійсності, воно виникає пізніше на деяку величину  $\Delta_k$ . Отже, у режимі прямої лічби, організованої за виразом (3.5), перенесення у деякий  $k$ -й розряд коду надходить через  $(\varphi_k + \Delta_k)$  тактів. Знаслідуюмо значення  $\Delta_k$ . Особливістю МФ-системи числення є те, що для будь-якого парного  $k$  значення  $(\varphi_k - 1)$  обчислюється за виразом

$$\forall_{k_{\text{mod}2}=0} (\varphi_k - 1 = \sum_{i=1}^{k/2} \varphi_{2i}),$$

а для будь-якого непарного  $k$  це значення обчислюється за виразом

$$\forall_{k_{\text{mod}2}=1} (\varphi_k - 1 = \sum_{i=0}^{(k+1)/2} \varphi_{2i}).$$

Тому такі значення представляються кодами, що у молодших розрядах мають  $(k + k_{\text{mod}2})/2$  одиниць, розділених між собою нулями, наприклад:

$$\varphi_7 - 1 = 33_{(10)} = 01010101_{(\text{МФ})},$$

$$\varphi_{10} - 1 = 143_{(10)} = 010101010_{(\text{МФ})}.$$

Слід також зауважити, що вказана форма є єдиною для представлення кодів таких значень в МФ-системі числення. Внаслідок цього значення  $\varphi_k$ , що у режимі прямої лічби утворюється додаванням одиниці молодшого розряду до коду  $(\varphi_k - 1)$ , обчислюється за виразом

$$\forall_{k_{\text{mod}2}=0} (\varphi_k = \varphi_0 + \sum_{i=1}^{k/2} \varphi_{2i}).$$

$$\forall_{k_{\text{mod}2}=1} (\varphi_k = \varphi_1 + \sum_{i=2}^{(k-1)/2} \varphi_{2i}),$$

Отже, після  $\varphi_k$  тактів прямої лічби, починаючи з нуля, код у лічильнику буде мати у молодших розрядах  $(k - k_{\text{mod}2})/2$  одиниць, розділених між собою нулями, після яких слідує ще одна одиниця, наприклад:

$$\varphi_7 = 34_{(10)} = 01010110_{(\text{МФ})},$$

$$\varphi_{10} = 144_{(10)} = 01010101011_{(\text{МФ})}.$$

На наступних  $(k - k_{\text{mod}2})/2$  тактах прямої лічби буде розповсюдження перенесення у  $k$ -й розряд за рахунок виконання FL-перетворення, як це зображено на рис. 3.4 для прикладу  $k = 10$ :

$$\Delta_k = (k - k_{\text{mod}2})/2.$$

Як видно з рисунку, починаючи з десятого такту, на кожному наступному такті за допомогою FL-перетворення відбувається послідовне розповсюдження перенесення з двох сусідніх розрядів. Тобто, перенесення через десять розрядів виконається за п'ять тактів.

0	1	0	1	0	1	0	1	0	1	1	144-й такт
0	1	0	1	0	1	0	1	1	0	1	145-й такт
0	1	0	1	0	1	1	0	0	1	0	146-й такт
0	1	0	1	1	0	0	0	0	1	1	147-й такт
0	1	1	0	0	0	0	0	1	0	1	148-й такт
1	0	0	0	0	0	0	0	1	1	0	149-й такт

Рисунок 3.4 – Перенесення в 10-й розряд у режимі прямої лічби

Перенесення повністю обнулить молодші десять розрядів коду, отриманого на десятому такті. Проте, протягом такого перенесення паралельно буде відбуватись збільшення коду у молодших розрядах в результаті продовження прямої лічби. Це не вплине на перенесення, оскільки таке збільшення відбувається повільніше. Дійсно, на  $(k + i)$ -у такті в результаті FL-перетворення коду, отриманого на  $k$ -у такті, перенесення відбувається у  $2i$ -й розряд, а перенесення, отримане за рахунок подальшої лічби розповсюджується в розряд з найменшою ва-

гою, що більша чи дорівнює  $\varphi_i$ . Отже, у режимі прямої лічби, починаючи з нуля, перше перенесення в  $k$ -й розряд виникне через  $N1_k$  тактів, де значення  $N1_k$  обчислюється за формулою

$$N1_k = \varphi_k + (k - k_{\text{mod}2}) / 2.$$

Друге перенесення у цей розряд виникне через  $N2_k$  тактів, де  $N2_k$  обчислюється за співвідношенням

$$N2_k = 2\varphi_k + (k - k_{\text{mod}2}) / 2.$$

Очевидно, що кількість сусідніх одиниць  $d$  у розрядах, починаючи з  $(k + 1)$ -го повинна бути такою, щоб за цю кількість тактів в них виконались всі перенесення. Враховуючи, що при кожному виконанні FL-перетворення перенесення розповсюджується через два розряди, значення  $d$  повинно відповідати співвідношенню  $d \leq 2N2_k - 1$ , тобто

$$d \leq 4\varphi_k + k - k_{\text{mod}2} - 1. \quad (3.6)$$

На рис. 3.5 зображено приклад максимальної кількості  $d$  сусідніх одиниць у молодших розрядах початкового коду при  $k = 1$ .

0	0	1	1	1	1	1	1	0	0	0-й такт
0	1	0	0	1	1	1	1	0	1	1-й такт
0	1	0	1	0	0	1	1	1	0	2-й такт
0	1	0	1	0	1	0	0	1	1	3-й такт
0	1	0	1	0	1	0	1	0	1	4-й такт

Рисунок 3.5 – Максимальна кількість  $d$  сусідніх одиниць у молодших розрядах початкового коду при  $k = 1$

У табл. 3.2 подано значення максимальної кількості  $d$  сусідніх одиниць початкового коду лічильника, починаючи з  $k$ -го розряду при умові, що молодші  $k$  розрядів дорівнюють нулю. Наведені значення  $d$  вказують на максимально допустиму кількість сусідніх одиниць початкового коду лічильника за умови, що молодші  $k$  розрядів дорівнюють нулю.

Таблиця 3.2 – Максимальна кількість  $d$  сусідніх одиниць початкового коду, починаючи з  $k$ -го розряду при  $(X(0)_0^{n-1})_0^{k-1} = 0$

$k$	$\varphi_k$	$d$
0	1	3
1	2	6
2	3	9
3	5	21
4	8	35
5	13	55
6	21	89
7	34	141

Якщо ж у  $k$  молодших розрядах знаходиться якийсь початкове значення  $N(0)$ , то враховуючи (3.6),

$$d \leq 4\varphi_k + k - k_{\text{mod}2} - 1 - 2(N(0) + N(0)_{\text{mod}2}). \quad (3.7)$$

Це дозволяє у режимі прямої лічби перевіряти на допустимість початковий код лічильника, починаючи з молодших розрядів. Наприклад, початковий код 0111111110110 відповідно до (3.7) є допустимим, оскільки для  $k = 0$  виконується  $d = 2 \leq 3$ , а для  $k = 3$  виконується  $\varphi_3 = 5$ ,  $N(0) = 5$ ,  $d = 9 \leq 4 \cdot 5 + 3 - 1 - 1 - 2 \cdot (5 + 1)$ . На рис. 3.6 зображено процес прямої лічби, починаючи з цього коду.

Під час оберненої лічби у МФ-системі числення на кожному такті над кодом лічильника, отриманим на попередньому такті, виконується FR-перетворення і від нього віднімається одиниця:

$$X_0^{n-1}(i) = \text{FR}(X_0^{n-1}(i-1)) - 1. \quad (3.8)$$

У випадку, якщо  $(\text{FR}(X_0^{n-1}(i-1)))_0^2 = 100$ , таке віднімання приведе до запозичення з другого у нульовий розряд, наприклад,  $1100 - 1 = 1010$ . Проте, якщо на попередньому такті  $(X_0^n(i-1))_0^2 = 100$ , то відповідно до (3.3)

$$(\text{FR}(X_0^n(i-1)))_0^3 = (\text{FR}_2(X_0^n(i-1)))_0^2 = 011.$$

0	1	1	1	1	1	1	1	1	1	0	1	1	0	0-й такт
1	0	0	1	1	1	1	1	1	1	1	0	0	1	1-й такт
1	0	1	0	0	1	1	1	1	1	1	0	1	0	2-й такт
1	0	1	0	1	0	0	1	1	1	1	0	1	1	3-й такт
1	0	1	0	1	0	1	0	0	1	1	1	0	1	4-й такт
1	0	1	0	1	0	1	0	1	0	0	1	1	0	5-й такт
1	0	1	0	1	0	1	0	1	0	1	0	0	1	6-й такт

Рисунок 3.6 – Розповсюдження перенесення у режимі прямої лічби, починаючи з коду 0111111110110

Тому в цьому випадку після FR-перетворення попереднього коду віднімання одиниці від його молодшого розряду не приведе до запозичення з другого розряду, наприклад,

$$X_0^3(i-1) = 1100,$$

$$FL(1100) = FL_2(1100) = 1011,$$

$$1011 - 1 = 1010.$$

Як видно з наведеного прикладу, після виконання k-го FR-перетворення розряди  $x_{k-1}$  та  $x_{k-2}$  мають одиничні значення. Це дозволяє виконувати запозичення у ці розряди без його подальшого розповсюдження у старші розряди, тобто:

$$FR_k(X_0^{n-1}(i-1)) - 1 = (X_0^{n-1}(i-1))_{k+1}^{n-k-2} + X_0^k(i).$$

Зменшення будь-якого розряду коду лічильника, починаючи з другого, відбувається лише за рахунок FR-перетворення, тобто, запозичення зі старших розрядів. Очевидно, що при цьому вага таких запозичень завжди більша ваги молодшого розряду, на яку зменшується значення у лічильнику на кожному такті. Тому такий метод лічби не призведе до переходу у від'ємне значення у розрядах коду лічильника. Проте, такий висновок можна зробити лише відносно тих форм початкових кодів лічильника, що мають у своїх розрядах достатню кількість одиниць, наприклад, 011111111. Існують такі форми початко-



вих кодів, для яких неможливе коректне виконання оберненої лічби, наприклад, 10000000. Очевидно, що у цьому випадку вже на першому такті оберненої лічби, відповідно до (3.8), молодший розряд переслідує у від'ємне значення. Тому, як і для прямої лічби, для цього випадку постає задача знаходження допустимих форм початкових кодів лічильника. Для цього спочатку визначимо обмеження, що накладаються на кількість сусідніх нулів у такому коді.

Нехай у початковому коді лічильника  $X$  у молодших  $(k+1)$  розрядах міститься деякий код  $(X_0^{n-1})_0^k$ ,  $d$  розрядів, починаючи з  $(k+1)$ -го, дорівнюють нулю, а  $(k+d+1)$ -й розряд також дорівнює одиниці, як це зображено на рис. 3.7.




Рисунок 3.7 – Розташування сусідніх нулів у  $d$  розрядах лічильника

Тобто

$$X = \varphi_{k+d+1} + \sum_{i=0}^k x_i \cdot \varphi_i.$$

Визначимо  $d$ . Очевидно, що для коректної оберненої лічби потрібно, щоб за  $X - \varphi_{k+d+1}$  тактів запозичення з  $(k+d+1)$ -го розряду досягло трьох наймолодших розрядів коду. Оскільки запозичення в МФ-системі числення реалізується за допомогою FR-перетворення, то на кожному окремому такті лічби воно розповсюджується на два розряди, як це зображено на рис. 3.8.

Як видно з рисунку, для наведеного прикладу початкового коду на шостому такті запозичення з 13-го розряду досягає наймолодшої тріади розрядів. А в молодших розрядах початкового коду з 0-го по 3-й записано число 6. Тому за 6 тактів оберненої лічби воно стане дорівнювати нулю. Проте, завдяки запозиченню подальша лічба буде виконуватись коректно, що показано на рисунку у 7-у такті.

1	0	0	0	0	0	0	0	0	0	1	0	0	1	0-й такт
0	1	1	0	0	0	0	0	0	0	0	1	1	0	1-й такт
0	1	0	1	1	0	0	0	0	0	0	1	0	1	2-й такт
0	1	0	1	0	1	1	0	0	0	0	1	0	0	3-й такт
0	1	0	1	0	1	0	1	1	0	0	0	1	0	4-й такт
0	1	0	1	0	1	0	1	0	1	1	0	0	1	5-й такт
0	1	0	1	0	1	0	1	0	1	0	1	1	0	6-й такт
0	1	0	1	0	1	0	1	0	1	0	1	0	1	7-й такт

Рисунок 3.8 – Розповсюдження перенесення у режимі оберненої лічби, починаючи з коду 10000000001001

Отже, для коректного виконання оберненої лічби потрібно, щоб у початковому коді кількість сусідніх нулів  $d$  з  $(k+1)$ -го  $(k+d)$ -й розряди відповідала нерівності

$$d \leq \begin{cases} -k + 2 \cdot \sum_{i=0}^k (x_i \cdot \varphi_i) \text{ при } (k+d)_{\text{mod}2} = 0, \\ 1 - k + 2 \cdot \sum_{i=0}^k (x_i \cdot \varphi_i) \text{ при } (k+d)_{\text{mod}2} = 1. \end{cases}$$

Вимоги до початкового коду у режимі оберненої лічби можуть бути виконані за допомогою відповідного F-перетворення.

### 3.2 Методи структурно-функціональної організації швидкодіючих лічильників у МФ-системі числення

Проведені теоретичні дослідження дозволяють розробити структурну організацію швидкодіючих лічильників у МФ-системі числення, зокрема таких трьох типів: лічильник, що додає; лічильник, що віднімає; реверсивний лічильник. Опис зазначених лічильників наведено нижче.

#### 3.2.1 Лічильник, що додає

Структурна організація лічильника, що додає, базується на таблиці станів, побудованій за розробленим авторами методом прямої лічби відповідно до виразу (3.6). У табл. 3.3 представлено стани шестирозрядного лічильника, що додає, починаючи з нульового стану.

Таблиця 3.3 – Коды послідовних станів лічильника, що додає

Розряди коду						№ ста- ну	Розряди коду						№ ста- ну	Розряди коду						№ ста- ну
Q6	Q5	Q4	Q3	Q2	Q1		Q6	Q5	Q4	Q3	Q2	Q1		Q6	Q5	Q4	Q3	Q2	Q1	
0	0	0	0	0	0	0	0	1	0	0	1	1	11	1	0	1	1	0	1	22
0	0	0	0	0	1	1	0	1	0	1	0	1	12	1	1	0	0	1	0	23
0	0	0	0	1	0	2	0	1	0	1	1	0	13	1	1	0	0	1	1	24
0	0	0	0	1	1	3	0	1	1	0	0	1	14	1	1	0	1	0	1	25
0	0	0	1	0	1	4	1	0	0	0	1	0	15	1	1	0	1	1	0	26
0	0	0	1	1	0	5	1	0	0	0	1	1	16	1	1	1	0	0	1	27
0	0	1	0	0	1	6	1	0	0	1	0	1	17	1	1	1	0	1	0	28
0	0	1	0	1	0	7	1	0	0	1	1	0	18	1	1	1	0	1	1	29
0	0	1	0	1	1	8	1	0	1	0	0	1	19	1	1	1	1	0	1	30
0	0	1	1	0	1	9	1	0	1	0	1	0	20	1	1	1	1	1	0	31
0	1	0	0	1	0	10	1	0	1	0	1	1	21	1	1	1	1	1	1	32

Оберемо тип тригерів, на яких буде побудований лічильник, що додає. Оскільки у кожному такті стан лічильника встановлюється на основі його ж попереднього стану, то логічно буде обрати динамічні тригери. Серед них потрібно обрати такі, що дозволяють організувати комбінаційну частину з мінімальними витратами.

Розглянемо варіанти з D-тригерами і тактованими T-тригерами. Для варіанту тактованих T-тригерів логічні вирази і-го розряду будуть мати вигляд

$$\begin{aligned} V_i &= \bar{Q}_i \wedge Q_{i-1} \wedge Q_{i-2}, \\ T_i &= V_i \vee V_{i+1} \vee V_{i+2}. \end{aligned} \quad (3.9)$$

Для варіанту організації вказаного лічильника на основі D-тригерів дані вирази будуть мати вигляд

$$\begin{aligned} V_i &= \bar{Q}_i \wedge Q_{i-1} \wedge Q_{i-2}, \\ D_i &= \bar{Q}_i \wedge (V_i \vee V_{i+1} \vee V_{i+2}). \end{aligned} \quad (3.10)$$

Реалізація логічного виразу (3.9) потребує менше апаратних витрат, ніж реалізація виразу (3.10). Тому для структурної організації лічильників у МФ-системі числення обирається тактований лічильний тригер.

Комбінаційна частина лічильника повинна у кожному  $i$ -у розряді містити два логічних елемента:  $E1_i$  і  $E2_i$ . Елемент  $E1_i$  призначений для виділення умови  $i$ -го FL-перетворення, а елемент  $E2_i$  призначений для формування сигналу інвертування стану  $i$ -го тригера при виконанні умови FL-перетворення в одному з 3-х сусідніх розрядів.

Отже, булеві вирази для логічних елементів  $i$ -го розряду  $E1_i$  і  $E2_i$  можна представити у такому вигляді:

$$\begin{aligned}
 E1_{i>2}: & \overline{Q_i \wedge Q_{i-1} \wedge Q_{i-2}}; \\
 E2_1: & \overline{Q_2 \wedge Q_1}; \\
 E2_2: & \overline{Q_2 \wedge E1_3 \wedge E1_4}; \\
 E2_{2<i<N-1}: & \overline{E1_i \wedge E1_{i+1} \wedge E1_{i+2}}; \\
 E2_{N-1}: & \overline{E1_N \wedge E1_{N-1}}; \\
 E2_N: & \overline{E1_N}.
 \end{aligned}$$

На рис. 3.9 зображено структурну організацію шестирозрядного лічильника, що додає, побудованого на основі лічильних тригерів. Лічильник складається з розрядних блоків 1, 2, 3.1, 3.2, 3.3, 3.4. Лічильник має вхід ТІ тактових імпульсів. На вхід ТІ надходять імпульсні сигнали, що повинні підраховуватись. Також лічильник має вхід ПВ початкового встановлення, призначений для встановлення всіх тригерів лічильника у нульовий стан та вхід логічної одиниці, призначений для подання одиничного потенціалу на відповідні входи двох старших розрядів.

Введення входу логічної одиниці пов'язано з тим, що, починаючи з другого розряду, всі розряди лічильника мають однакову будову. Це дозволяє довільно нарощувати розрядність, але вимагає встановлювати в одиничне значення ті входи комбінаційних схем двох старших розрядів, на які повинні надходити сигнали з неіснуючих більш старших розрядів. Крім того лічильник має шість виходів з  $Q1$  по  $Q6$ , з яких надходять сигнали, що відповідають розрядам лічильника з 1-го по 6-й.




Рисунок 3.9 – Функціональна схема швидкодіючого фібоначчівського лічильника, що додає

На рис. 3.10 зображено структурну організацію розрядного блока 1 першого розряду.




Рисунок 3.10 – Функціональна схема розрядного блока першого розряду лічильника, що додає

Вказаний блок має тактований Т-тригер, логічний елемент 2І-НЕ, а також вхід А1, на який надходить сигнал з виходу Q тригера другого розрядного блока, вхід А2, на який надходить тактовий сигнал ТІ, та вхід А3, на який надходить сигнал ПВ встановлення у початковий стан. Вхід А1 з'єднаний з першим входом логічного елемента 2І-НЕ, другий вхід якого з'єднаний з прямим виходом лічильного тригера. Крім того, перший розряд має вихід Q, на який подається сигнал з прямого виходу лічильного тригера даного розряду. У розрядному блоці першого розряду інвертується лічильний тригер у всіх станах

лічильника за винятком тих, в яких два молодших розряди мають значення 11.

На рис. 3.11 зображено структурну організацію розрядного блока 2 другого розряду лічильника.




Рисунок 3.11 – Функціональна схема розрядного блока другого розряду лічильника, що додає

Другий розряд лічильника має тактований Т-тригер, логічний елемент 3І-НЕ. Його будова подібна до будови розрядного блока 1. Відмінність полягає у наявності ще одного входу з'єднаного із третім входом логічного елемента 3І-НЕ. В цьому блоці інвертується стан лічильного тригера в усіх випадках крім тих, в яких перший розряд дорівнює нулю і немає сигналу перетворення у четвертий розряд. Решта розрядних блоків 3.1, 3.2, 3.3, і 3.4 мають однакову структурну організацію, яку зображено на рис. 3.12, і реалізують відповідно третій, четвертий, п'ятий і шостий розряди лічильника.




Рисунок 3.12 – Функціональна схема розрядних блоків, починаючи з третього, лічильника, що додає

Кожен такий  $i$ -й блок має тактований лічильний тригер, перший і другий логічні елементи 3І-НЕ, а також вхід А1, на який надходить сигнал з прямого виходу лічильного тригера  $(i - 2)$ -го розряду, вхід А2, на який надходить сигнал з прямого виходу лічильного тригера  $(i - 1)$ -го розряду, вхід А3, на який надходить сигнал з виходу В виділення умови FL-перетворення  $(i + 1)$ -го розряду, вхід А4, на який надходить сигнал з виходу В виділення умови FL-перетворення  $(i + 2)$ -го розряду, вхід А5, на який надходить тактовий сигнал ТІ, та вхід А6, на який надходить сигнал ПВ встановлення у початковий стан.

З рисунків видно, що у середньому кожен розряд лічильника містить лічильний тригер і два логічних елементи І-НЕ. Тобто апаратні витрати такого лічильника відповідають апаратним витратам відомого лічильника з наскрізним перенесенням.

На рис. 3.13 зображено часові діаграми роботи лічильника, що підтверджують його працездатність. Слід зазначити, що на цих часових діаграмах не показано затримки тригерів і логічних елементів.




Рисунок 3.13 – Часові діаграми роботи лічильника, що додає

З діаграми видно, що максимальна затримка швидкодіючого фібоначієвого лічильника, що додає, на кожному такті визначається часом виконання FL-перетворення і дорівнює часу переключення лічильного тригера плюс затримка двох послідовно з'єднаних логічних елементів І-НЕ. Таким чином, швидкодія цього лічильника є гранично високою і відповідає швидкодії відомого лічильника з паралельним перенесенням, маючи при цьому невеликі апаратні витрати.

### 3.2.2 Лічильник, що віднімає

Розробка схеми структурної організації лічильника, що віднімає у модифікованій фібоначчівій системі числення, також базується на використанні синхронних лічильних тригерів, як і у лічильнику, що додає. Такі тригери дозволяють виконувати інвертування свого стану на основі аналізу свого ж попереднього стану. Використання таких тригерів дозволяє будувати комбінаційну частину лічильника з найменшими апаратними витратами, оскільки одним із способів виконання FR-перетворення є інвертування трьох сусідніх розрядів, якщо у них знаходиться код 100.

Логіка роботи швидкодіючого лічильника, що віднімає у МФ-системі числення, задана за допомогою таблиці станів у табл. 3.4 для прикладу оберненої лічби у шестирозрядному лічильнику, починаючи з коду 100100, який у даній системі числення відповідає значенню 37 у десятковій системі числення.

Таблиця 3.4 – Коди послідовних станів лічильника, що віднімає

№ стану	Розряди лічильника						Значення коду
	Q6	Q5	Q4	Q3	Q2	Q1	
1	1	0	0	1	0	0	37
2	0	1	1	0	1	0	36
3	0	1	1	0	0	1	35
4	0	1	0	1	1	0	34
5	0	1	0	1	0	1	33
6	0	1	0	1	0	0	32
7	0	1	0	0	1	0	31
8	0	0	1	1	0	1	30
9	0	0	1	1	0	0	29
10	0	0	1	0	1	0	28
11	0	0	1	0	0	1	27
12	0	0	0	1	1	0	26
13	0	0	0	1	0	1	25
14	0	0	0	1	0	0	24
15	0	0	0	0	1	0	23
16	0	0	0	0	0	1	22
17	0	0	0	0	0	0	21

Слід зазначити, що вказана таблиця представляє стани лічильника, закінчуючи нульовим станом. Тобто, передбачається, що при досягненні нульового стану лічильник перестане реагувати на тактові імпу-



льси і залишається в нульовому стані до тих пір, доки не буде примусово встановлений у новий початковий стан.

У кожному  $i$ -у розряді лічильника, що віднімає, крім двох молодших, його комбінаційна частина повинна містити як мінімум два логічних елемента. Позначимо їх  $E1_i$  і  $E2_i$ . Логічний елемент  $E1_i$  виконує функцію виділення умови  $i$ -го FR-перетворення, а логічний елемент  $E2_i$  виконує функцію формування сигналу інвертування стану  $i$ -го тригера при виконанні умови FR-перетворення в одному з 3-х сусідніх розрядів.

Враховуючи особливості структурної організації крайніх молодших (першого та другого) і крайніх старших розрядів ( $N$ -го та  $(N-1)$ -го), а також відповідно до табл. 3.3, булеві вирази для логічних елементів  $i$ -го розряду  $E1_i$  і  $E2_i$  можна представити у такому вигляді:

$$E1_{i>2}: \overline{Q_i \wedge \overline{Q_{i-1}} \wedge \overline{Q_{i-2}}};$$

$$E2_1: \overline{Q_2 \wedge \overline{Q_1}};$$

$$E2_2: \overline{Q_2 \wedge E1_3 \wedge E1_4};$$

$$E2_{2<i<N-1}: \overline{E1_i \wedge E1_{i+1} \wedge E1_{i+2}};$$

$$E2_{N-1}: \overline{E1_N \wedge E1_{N-1}};$$

$$E2_N: \overline{E1_N}.$$

На рис. 3.14 зображено структурну організацію шестирозрядного лічильника, що віднімає, у МФ-системі числення.




Рисунок 3.14 – Функціональна схема швидкодіючого фібоначчівового лічильника, що віднімає

Лічильник має розрядні блоки 1, 2 першого і другого розрядів та розрядні блоки 3.1–3.4 з третього по шостий розряди. Встановлення лічильника у довільний початковий стан виконується через входи S1 ÷ S6 та входи R1 ÷ R6 відповідно. Тактові імпульси подаються на вхід ТІ лічильника. Також лічильник має вхід логічної одиниці. Введення входу логічної одиниці пов'язано з тим, що, починаючи з другого, всі розряди лічильника мають однакову будову. Це дозволяє довільно нарощувати розрядність, але вимагає встановлювати в одиничне значення ті входи комбінаційних схем двох старших розрядів, на які повинні надходити сигнали з неіснуючих більш старших розрядів. Крім того лічильник має шість виходів з Q1 по Q6, з яких надходять сигнали, що відповідають розрядам лічильника з 1-го по 6-й.

На рис. 3.15 зображено структурну організацію розрядного блока 1 першого розряду даного лічильника. Вказаний блок має тактований Т-тригер, логічний елемент 2І-НЕ, а також вхід А1, на який надходить сигнал встановлення лічильного тригера в одиничний стан, вхід А2, на який надходить сигнал встановлення лічильного тригера у нульовий стан, вхід А3, на який надходить тактовий сигнал ТІ та вхід А4, на який подається сигнал з інверсного виходу лічильного тригера другого розряду. Вхід А4 з'єднаний з першим входом логічного елемента 2І-НЕ, другий вхід якого з'єднаний з інверсним виходом лічильного тригера. Крім того, перший розряд має вихід Q, на який подається сигнал з прямого виходу лічильного тригера даного розряду, і вихід nQ, на який подається сигнал з інверсного виходу даного тригера.




Рисунок 3.15 – Функціональна схема розрядного блока першого розряду лічильника, що віднімає

У розрядному блоці першого розряду відбувається інвертування лічильного тригера у всіх станах лічильника за винятком тих, в яких два молодших розряди мають значення 00.

На рис. 3.16 зображено структурну організацію розрядного блока 2 другого розряду даного лічильника.




Рисунок 3.16 – Функціональна схема розрядного блока другого розряду лічильника, що віднімає

Цей розряд має тактований Т-тригер, логічний елемент 3І-НЕ, входи A1÷A4 і виходи Q1÷Q4. Внутрішні зв'язки всередині розрядних блоків першого і другого розрядів організовані по різному у відповідності до логіки їхньої роботи. В цьому блоці відбувається інвертування стану лічильного тригера у всіх станах лічильника крім тих, в яких два молодших розряди мають значення 10. Розрядні блоки такого лічильника з третього по шостий розряди мають однакову структурну організацію, представлену на рис. 3.17.




Рисунок 3.17 – Функціональна схема розрядного блока, починаючи з третього, у лічильнику, що віднімає

На рис. 3.18 представлено часові діаграми сигналів, що у кожному такті роботи запропонованого лічильника формуються на виходах тригерів (сигнали Q1–Q5), на виходах схем «І-НЕ» першого рівня (сигнали 3.1.E1–3.4.E1) і на виходах схем «І-НЕ» другого рівня (сигнали 1.E2, 2.E2, 3.1.B–3.4.B), а також коди станів лічильника та значення цих кодів.




Рисунок 3.18 – Часові діаграми сигналів при роботі лічильника, що віднімає

Вказані часові діаграми пояснюють роботу лічильника і підтверджують його працездатність. Слід зазначити, що на діаграмах не показані затримки тригерів і логічних елементів.

### 3.2.3 Реверсивний лічильник

Побудова швидкодіючого реверсивного фібоначчієвого лічильника базується на трьох властивостях фібоначчієвої системи числення:

1. Можливості реалізації перенесення і запозичення за допомогою F-перетворень.
2. Симетричності визначення умов виконання FL- та FR-перетворень.
3. Подібності виконання FL- та FR-перетворень.

Перша властивість слідує з відомого співвідношення [64]: у фібоначчієвій системі числення для будь-якої тріади сусідніх розрядів виконується фібоначчієве співвідношення  $100 = 011$ . Це дозволяє виконувати над ними FL- та FR-перетворення, які є окремим випадком адитивних перетворень – умовних арифметичних операцій, описаних в [95].

При роботі реверсивного фібоначчєвого лічильника у режимі прямої лічби потрібно крім додавання одиниці в молодший розряд виконувати всі можливі FL-перетворення коду. Це унеможливить появу у ньому довгих послідовностей одиниць, через які можливе виникнення перенесення. При роботі реверсивного фібоначчєвого лічильника у режимі оберненої лічби потрібно крім віднімання одиниці від молодшого розряду виконувати всі можливі FR-перетворення коду. Це унеможливить появу у ньому довгих послідовностей нулів після одиниці, через які можливе виникнення запозичення. При зміні режиму лічби з прямого на обернений спочатку у режимі прямої лічби виконується додавання одиниці у молодшому розряді і FL-перетворення коду, а потім у режимі оберненої лічби виконується віднімання одиниці у молодшому розряді і FR-перетворення коду, як це показано у табл. 3.5, у якій перші 22 такти виконується пряма лічба (керуючий сигнал  $P = 0$ ), а решту тактів виконується обернена лічба (керуючий сигнал  $P = 1$ ).

Таблиця 3.5. Коди послідовних станів 6-розрядного реверсивного лічильника при зміні режиму лічби

P	Код						№ стану	Значення	P	Код						№ стану	Значення
	Q6	Q5	Q4	Q3	Q2	Q1				Q6	Q5	Q4	Q3	Q2	Q1		
0	0	0	0	0	0	0	0	0	1	1	0	1	1	0	0	22	21
0	0	0	0	0	0	1	1	1	1	1	0	1	0	1	0	23	20
0	0	0	0	0	1	0	2	2	1	1	0	1	0	0	1	24	19
0	0	0	0	0	1	1	3	3	1	1	0	0	1	1	0	25	18
0	0	0	0	1	0	1	4	4	1	0	1	1	1	0	1	26	17
0	0	0	0	1	1	0	5	5	1	0	1	1	1	0	0	27	16
0	0	0	1	0	0	1	6	6	1	0	1	1	0	1	0	28	15
0	0	0	1	0	1	0	7	7	1	0	1	1	0	0	1	29	14
0	0	0	1	0	1	1	8	8	1	0	1	0	1	1	0	30	13
0	0	0	1	1	0	1	9	9	1	0	1	0	1	0	1	31	12
0	0	1	0	0	1	0	10	10	1	0	1	0	1	0	0	32	11
0	0	1	0	0	1	1	11	11	1	0	1	0	0	1	0	33	10
0	0	1	0	1	0	1	12	12	1	0	0	1	1	0	1	34	9
0	0	1	0	1	1	0	13	13	1	0	0	1	1	0	0	35	8
0	0	1	1	0	0	1	14	14	1	0	0	1	0	1	0	36	7
0	1	0	0	0	1	0	15	15	1	0	0	1	0	0	1	37	6
0	1	0	0	0	1	1	16	16	1	0	0	0	1	1	0	38	5
0	1	0	0	1	0	1	17	17	1	0	0	0	1	0	1	39	4
0	1	0	0	1	1	0	18	18	1	0	0	0	1	0	0	40	3
0	1	0	1	0	0	1	19	19	1	0	0	0	0	1	0	41	2
0	1	0	1	0	1	0	20	20	1	0	0	0	0	0	1	42	1
0	1	0	1	0	1	1	21	21	1	0	0	0	0	0	0	43	0
0	1	0	1	1	0	1	22	22									

Основною відмінністю FL- та FR-перетворень від перенесень і за-  
позичень є те, що їх можна виконувати раніше, ніж з'явиться перепо-  
внення чи від'ємне значення у розрядах. Більш раннє виконання фібо-  
наччєвих перетворень призводить до неможливості появи у  
лічильнику кодів типу 01...1 (всі одиниці після нуля) при прямій лічбі,  
чи кодів типу 10...0 (всі нулі після одиниці) при оберненій лічбі, оскі-  
льки в режимі прямої лічби коду 01...1 буде передувати код 0110...,  
який призведе до виконання відповідного FL-перетворення і переходу  
до коду 1000.... Аналогічно у режимі оберненої лічби коду 10...0 буде  
передувати код 1001..., який призведе до відповідного FR-  
перетворення і переходу до коду 0111...

Друга властивість фібоначчєвої системи числення, що полягає у  
симетричності визначення умов FL- та FR-перетворень, дозволяє ви-  
значати ці умови за допомогою одних і тих самих логічних елементів.  
Дійсно, умовою виконання FL-перетворення є код 011 у тріаді, а умо-  
вою виконання FR-перетворення є обернений йому код 100 у тріаді.  
Тобто, визначення умови виконання FR-перетворення реалізується за  
допомогою тієї самої кон'юнкції, що і визначення умови для FL-  
перетворення, якщо проінвертувати сигнали на вході цієї кон'юнкції.  
Для цього потрібен логічний елемент, який здійснює керувану інвер-  
сію логічного сигналу в залежності від режиму лічби. Таку функцію  
виконує логічний елемент «ВИКЛЮЧНЕ АБО». Якщо на одному із  
входів цього елемента (який будемо вважати керуючим) присутній  
одиночний сигнал, то сигнал, що надходить на інший вхід (який бу-  
демо вважати інформаційним) буде проінвертовано на виході. Якщо ж  
на керуючому вході присутній нульовий сигнал, то інвертування ін-  
формаційного сигналу не відбудеться.

Отже, виділення умови виконання FL- та FR-перетворення у тріаді  
описується виразом

$$(\bar{Q}_i \oplus P) \wedge (Q_{i-1} \oplus P) \wedge (Q_{i-2} \oplus P),$$

де  $Q_i$  – інверсний вихід тригера старшого розряду тріади,  $Q_{i-1}$ ,  $Q_{i-2}$  –  
прямі виходи молодших розрядів тріади,  $P$  – режим лічби (0 – пряма  
лічба, 1 – обернена лічба).

Третя властивість фібоначчєвої системи числення, що полягає у  
подібності виконання FL- та FR-перетворень, дозволяє реалізувати ці  
перетворення за допомогою одних і тих самих елементів. Дійсно, у  
фібоначчєвій системі числення умовою FL-перетворення є код 011, а

результатом є код 100. І навпаки, умовою FR-перетворення є код 100, а результатом є код 011. Якщо для побудови лічильника використовувати синхронні лічильні тригери, то обидві операції можна реалізувати за допомогою інвертування розрядів у тріадах.

Враховуючи описані особливості фібоначчієвої системи числення та переходи станів лічильника, представлених у таблицях, і використовуючи синхронні лічильні тригери, можна побудувати комбінаційну частину схеми N-розрядного швидкодіючого реверсивного фібоначчієвого лічильника за такими логічними виразами:

$$A_i = P \oplus Q_i \text{ при } 0 \leq i \leq N-2;$$

$$nA_i = P \oplus \bar{Q}_i \text{ при } 1 \leq i \leq N-1;$$

$$B_0 = \overline{A_0 \wedge A_1};$$

$$B_1 = \overline{A_0 \wedge nA_1};$$

$$B_i = \overline{A_{i-2} \wedge A_{i-1} \wedge nA_i} \text{ при } 2 \leq i \leq N-1;$$

$$T_0 = B_0 \wedge B_2;$$

$$T_i = \overline{B_{i-2} \wedge B_{i-1} \wedge B_i} \text{ при } 1 \leq i \leq N-3;$$

$$T_{n-2} = \overline{B_{n-2} \wedge B_{n-1}}; T_{n-1} = \overline{B_{n-1}},$$

де  $A_i$  – сигнал з прямого виходу тригера  $i$ -го розряду у режимі прямої лічби і з оберненого виходу даного тригера у режимі оберненої лічби,  $nA_i$  – сигнал з оберненого виходу тригера  $i$ -го розряду у режимі прямої лічби і з прямого виходу даного тригера у режимі оберненої лічби,  $B_i$  – сигнал FL-перетворення  $i$ -го розряду,  $T_i$  – сигнал, що подається на T-вхід лічильного тригера  $i$ -го розряду,  $N$  – розрядність лічильника.

На рис. 3.19 зображено схему 6-розрядного реверсивного лічильника, побудованого за наведеними вище виразами.

З цього рисунка видно, що функціональна схема лічильника складається з окремих розрядних блоків, причому, розрядні блоки першого і другого розрядів відрізняються від інших розрядних блоків. Решта розрядних блоків має однакову структуру, що дозволяє легко нарощувати розрядність лічильника. При цьому апаратні витрати збільшуються лінійно. З метою збереження подібності розрядних блоків і для врахування особливості роботи двох найстарших розрядів на відповідні їхні входи подається сигнал логічної одиниці.




Рисунок 3.19 – Функціональна схема швидкодіючого реверсивного фібоначчівого лічильника

Структурну організацію розрядного блока першого розряду зображено на рис. 3.20.




Рисунок 3.20 – Функціональна схема розрядного блока першого розряду реверсивного фібоначчівого лічильника

Вказаний блок має тактований лічильний тригер, логічний елемент ВИКЛЮЧНЕ АБО, логічний елемент 2І-НЕ і логічний елемент 2І. Крім того, блок має вхід задання режиму Р, на який подається нульовий сигнал в режимі прямої лічби, а одиничний сигнал подається в режимі оберненої лічби. Блок також має тактовий вхід С, на який подаються імпульси для виконання лічби; інформаційний вхід А1, на який подається сигнал з виходу А розрядного блока другого розряду,



інформаційний вхід В1, на який подається сигнал з виходу В третього розряду; вхід S, на який подається нульовий сигнал для встановлення лічильного тригера в одиничний стан та вхід R, на який подається нульовий сигнал для встановлення лічильного тригера в нульовий стан. У розрядному блоці першого розряду відбувається інвертування лічильного тригера в усіх станах за винятком тих, в яких два молодших розряди мають значення 11 у режимі прямої лічби і 00 у режимі оберненої лічби.

На рис. 3.21 зображено структурну організацію розрядного блока 2 другого розряду лічильника.




Рисунок 3.21 – Функціональна схема розрядного блока другого розряду реверсивного фібоначчівового лічильника

Вказаний блок має тактований лічильний тригер, два логічних елементи ВИКЛЮЧНЕ АБО, логічний елемент 2І-НЕ і логічний елемент 3І-НЕ. Крім того, блок має такі самі входи P, C, A1, B1, S, R і виходи Q, A як і розрядний блок першого розряду. Призначення цих входів і виходів описано раніше. Додатково другий розрядний блок має ще вхід B2, на який подається сигнал з виходу В розрядного блока четвертого розряду. У розрядному блоці другого розряду в режимі прямої лічби відбувається інвертування лічильного тригера в тих станах лічильника, в яких виконується умова виконання FL-перетворення для другого, третього або четвертого розряду. В режимі оберненої лічби відбувається інвертування лічильного тригера в тих станах лічильника, в яких для цих же розрядів виконується умова виконання FR-перетворення.



розповсюдження перенесення в наведених лічильниках на кожному такті відбувається не далі, ніж на три розряди як у режимі прямої, так і у режимі оберненої лічби. Причому, довжина перенесення не залежить від розрядності. Тому у них може бути реалізовано паралельне перенесення без значних апаратних витрат, як це має місце у класичних відомих лічильниках.




Рисунок 3.23 – Часові діаграми сигналів при роботі реверсивного лічильника

Важливою перевагою таких лічильників є також те, що через незначне розповсюдження перенесення у них на кожному такті лічби відбувається перемикання лише невеликої кількості розрядів. Це надає підвищеної завадостійкості запропонованим фібоначчієвим лічильникам. Отже, запропоновані лічильники поєднують ефективну апаратну реалізацію з високою швидкодією, що робить їх перспективними при використанні у різноманітних обчислювальних пристроях.

### 3.3 Висновки до розділу

У цьому розділі авторами було:

1. Розглянуто інформаційні аспекти та запропоновано методи лічби у модифікованій фібоначчієвій системі числення (МФ-системі числення).
2. Наведено формальний опис вказаної системи числення за допомогою алфавіту та фібоначчієвого співвідношення, що задає базис. Запропонована система числення має меншу надлишковість, ніж відома фібоначчієва система числення.

3. Описано правила представлення цілих чисел у МФ-системі числення. Важливою характеристикою такої системи є наявність фібоначчієвого співвідношення (F-співвідношення) між вагами розрядів, яке дозволяє виконувати у цій системі числення фібоначчієві перетворення з перенесенням у старші розряди (FL-перетворення) і з перенесенням у молодші розряди (FR-перетворення). Фібоначчієві перетворення є умовними арифметичними операціями, що виконуються над тріадами сусідніх розрядів і являють собою реалізацію перенесення і запозичення при додаванні і відніманні. Виконання F-перетворень у процесі лічби дозволяє зменшити довжину максимального перенесення, що може виникнути на кожному такті, і таким чином підвищити її швидкодію.

4. Доведено твердження про обмеженість довжини перенесення при лічбі з використанням F-перетворень.

5. Проведено аналіз обмежень на початкові коди і виконання лічби при досягненні граничних значень. Запропоновано рекомендації щодо коректної організації даних аспектів процесу. Наукові результати розробки інформаційних аспектів та методів лічби у модифікованій фібоначчієвій системі числення були опубліковані в [109, 110].

6. Вперше запропоновано метод побудови швидкодіючих лічильників, особливість якого полягає у використанні для їхнього синтезу модифікованої системи числення Фібоначчі, що дозволяє розширити діапазон лічби та зменшити кількість обладнання порівняно з відомою системою числення Фібоначчі, а також зменшити кількість перенесень (максимум до 5) порівняно із класичною двійковою системою числення.

7. На основі теоретичних досліджень запропоновано фібоначчієві лічильники трьох видів: лічильник, що додає, лічильник, що віднімає і реверсивний лічильник. Розроблено загальні схеми структурної організації кожного виду лічильника та схеми структурної організації їхніх окремих розрядів. Наведено приклади часових діаграм запропонованих лічильників, що пояснюють їхню роботу та підтверджують працездатність. Аналіз наведених структурних рішень і часових діаграм дозволив авторам зробити оцінку апаратних витрат і швидкодії розроблених ним лічильників. Вказаний аналіз довів, що описані у розділі 3 фібоначчієві лічильники поєднують ефективну апаратну реалізацію з високою швидкістю, що робить їх перспективними при використанні у різноманітних обчислювальних пристроях. Наукові результати розробки схем структурної реалізації фібоначчієвих лічильників, запропонованих авторами, були опубліковані в [111–116].

## **РОЗДІЛ 4**

### **РЕКОМЕНДАЦІЇ ЩОДО ПРОЕКТУВАННЯ ЗАСОБІВ ГЕНЕРУВАННЯ ПИЛКОПОДІБНИХ СИГНАЛІВ ПІДВИЩЕНОЇ ЛІНІЙНОСТІ ІЗ НИЗЬКОГЛІТЧЕВИМ КОДУВАННЯМ**

У цьому розділі надано рекомендації щодо проектування засобів генерування пилкоподібних сигналів підвищеної лінійності із низькоглітчевим кодуванням. Розроблено структурні і принципові схеми двотактних підсилювачів постійного струму (ДППС) з параметричним коригуванням зсуву нуля та з вхідним каскадом на польових транзисторах. Запропоновано структурну організацію генераторів пилкоподібних та конусоподібних аналогових сигналів на основі фібоначчієвого цифроаналогового перетворювача та з використанням швидкодіючих фібоначчієвих лічильників. Надано опис структурної організації таких генераторів та функціональної схеми лічильників, що входять до їхнього складу, а також детально розглянута та проаналізована їхня робота. Описано розробку програмного забезпечення для моделювання роботи швидкодіючого фібоначчієвого лічильника.

#### **4.1 Перетворювач струм-напруга на базі швидкодіючого високолінійного двотактного балансного підсилювача**

Розглядаючи багаторозрядні аналого-цифрові системи очевидним є те, що ЦАП разом із вихідним підсилювачем є одним з основних функціональних вузлів. При цьому до них висуваються вимоги високої швидкодії та зменшення так званих глітчів – завад, що виникають при перемиканні розрядів у процесі зміни коду.

Як відомо, багаторозрядні ЦА-перетворювачі містять у своїй структурі ті чи інші аналогові вузли, від характеристик яких значною мірою залежать вихідні статичні і динамічні характеристики систем та перетворювачів у цілому. Водночас високі показники точності можуть бути досягнуті лише при низькому рівні некоригованих похибок аналогових пристроїв, що входять до складу цих систем, які, у свою чергу, можуть бути досягнуті структурним і схемотехнічним шляхом [70].

Відомо, що на базі підсилювачів можна реалізувати усі необхідні аналогові вузли: буфери напруги, нормуючі підсилювачі, перетворювачі струм-напруга і напруга-струм, підсилювачі різниці та інші [18, 70], [124–126]. Найкращі показники для побудови високолінійних

аналогових пристроїв мають ДППС із балансними зворотними зв'язками, які дозволяють достатньо зменшити рівень некоригованих похибок. Водночас, побудова таких ДППС потребує точного задання струму робочої точки [69]. Також відомо, що застосування підсилувачів струму з низькоомним входом має певну перевагу і дозволяє істотно зменшити вплив глітчів і будувати вузли багаторозрядних швидкодіючих струмових ЦАП, а також АЦП на їхній основі [126].

Узагальнена структурна схема ДППС може мати вигляд, як на рис. 4.1.




Рисунок 4.1 – Узагальнена структурна схема ДППС

Вказаний ДППС містить підсилювальні каскади, а саме: вхідний двотактний (ВДК), проміжні (ППК1, ППК2), двотактний вихідний (ДВК). Робоча точка ВДК задається напругами зміщення  $+U_{зм}$ ,  $-U_{зм}$ . Для задання режиму по постійному струму транзисторів ВДК та ППК1 і ППК2 використовується двонаправлений відбивач струму (ДВС) та компенсатори струму (КС). ДВС, КС1 і КС2 утворюють кола балансних зворотних зв'язків (БЗЗ). Відбивачі струму (ВС1, ВС2) забезпечують розв'язку ППК1 і ППК2 із ДВК.

Коефіцієнти підсилення по струму по каналах визначаються:

$$K'_i = K'_{i\text{вх}} \cdot K'_{in} \cdot K'_{i\text{вс}} \cdot K'_{i\text{вих}},$$

$$K''_i = K''_{i\text{вх}} \cdot K''_{in} \cdot K''_{i\text{вс}} \cdot K''_{i\text{вих}},$$



Підсилювач містить ВДК, який побудовано на транзисторах Т14–Т17. Робоча точка цього каскаду задається джерелом струму І1, а також ВС, які побудовані на транзисторах Т1, Т2, Т3, Т8 відповідно.

На транзисторах Т4–Т7 побудовано ІВК, який разом ПС, що побудований на транзисторах Т9–Т12 відповідно, утворюють БАН, який у свою чергу формує компенсуючий  $I_{zc0}$  та здійснює автокоригування зміщення нуля. Для задання режиму по постійному струму транзисторів Т15 і Т16 ВДК та Т26 і Т29 ППК використовується ДВС, який побудовано на транзисторах Т22, Т23, Т27 і Т28, та КС, які побудовано на транзисторах Т13, Т18, Т19, Т20, Т21, Т24 відповідно. Транзистори Т25, Т31, Т33, Т34 та Т30, Т32, Т37, Т38 утворюють складені відбивачі Уїлсона і забезпечують розв'язку ППК із виходом схеми, який побудовано на транзисторах Т35, Т36, Т39, Т40, що разом утворюють ДВК.




Рисунок 4.3 – Принципова схема ДППС із автокоригуванням зсуву нуля

Статичні характеристики схеми, зокрема, АЧХ, ФЧХ, нелінійність наведено на рис. 4.4.






Рисунок 4.4 – Результати моделювання ДППС:  
а) АЧХ і ФЧХ; б) нелінійність передатної характеристики

ДППС, який побудовано за розглянутою структурно-функціональною організацією, забезпечує такі характеристики:

- коефіцієнт підсилення  $K_i$ : 95 дБ;
- похибка лінійності  $\delta_l = 0,000016 \%$ ;
- струм зсуву нуля: 90 нА;
- діапазон вихідного струму:  $\pm 1$  мА;
- діапазон вихідної напруги:  $\pm 10$  В;
- вхідний опір: 3,4 кОм;
- частота повної неспотворювальної потужності: 850 кГц;
- частота одиничного підсилення: 980 МГц.

Для дослідження високих динамічних характеристик ДППС при роботі ЦА-перетворювачів і відпрацюванні глітчів доцільно використати схему, яку наведено на рис. 4.5.

Як відомо, глітчі виникають при перемиканні розрядів у процесі зміни коду. Для прикладу візьмемо переходи між кодовими комбінаціями такого вигляду:

$$y_3 y_2 y_1 : 011 \rightarrow 100 \rightarrow 011.$$




Рисунок 4.5 – Схема ЦАП для дослідження динамічних характеристик цифрового генератора аналогових сигналів

Під час роботи кодові комбінації надходять на цифрові входи  $y_3, y_2, y_1$  відповідно, що спричиняє спрацювання ключів, які побудовано на діодах Д1–Д6 відповідно. При цьому в моменти перемикання кодових комбінацій на вході ДППС виникають глітчі, які показано на рис. 4.6.




Рисунок 4.6 – Глітчі вхідного сигналу ДППС

На рис. 4.7 показано перехідну характеристику ДППС для різних амплітуд вхідного сигналу. При меншій амплітуді глітчі відпрацьовуються ДППС, проте збільшується час встановлення амплітуди вихідного сигналу. Водночас, збільшення амплітуди вихідного сигналу і, як наслідок, зменшення часу встановлення, не дозволяє ДППС повністю відпрацювати глітчі.




Рисунок 4.7 – Перехідна характеристика ДППС

При розробці багато розрядних цифро-аналогових системи, а також ЦА-перетворювачів, існує необхідність роботи із вхідними та вихідними сигналами не лише у вигляді струму, але й напруги. Не дивлячись на меншу швидкодію систем з виходом по напрузі, порівняно зі струмовими, вони також потребують ДППС. Відомим підходом до вирішення є застосування перетворювачів струм-напруга, напруга-напруга та напруга-струм, проте такого роду вузли є джерелом додаткових некоригованих похибок та апаратної надлишковості.

Відомі підходи щодо побудови ДППС із використанням польових транзисторів [70], що дозволяє вирішити питання узгодження сигналів по напрузі. Відповідно було розроблено ДППС, який захищено патентом України [100], принципову схему якого показано на рис. 4.8.

Підсилювач містить ВДК, який побудовано на польових транзисторах Т7 і Т8. Робоча точка цього каскаду задається джерелами струму І1

та I2, а також ІВК на польових транзисторах T2 і T3 через ВС, які побудовано на транзисторах T15–T18 відповідно.




Рисунок 4.8 – Принципова схема ДППС із польовими транзисторами

Статичні характеристики схеми, зокрема: АЧХ, ФЧХ і нелінійність наведені на рис. 4.9.





Рисунок 4.9 – Результати моделювання ДППС із польовими транзисторами:  
а) АЧХ і ФЧХ; б) нелінійність передатної характеристики



б

Рисунок 4.9 – Результати моделювання ДППС із польовими транзисторами:  
а) АЧХ і ФЧХ; б) нелінійність передатної характеристики (продовження)

ДППС забезпечує такі характеристики:

- коефіцієнт підсилення  $K_i$ : 40 дБ;
- похибка лінійності  $\delta_n = 0,00045 \%$ ;
- напруга зсуву нуля  $\leq 10$  мкВ;
- діапазон вихідного струму:  $\pm 1$  мА;
- діапазон вихідної напруги:  $\pm 10$  В;
- вхідний опір: 36 кОм;
- частота повної неспотворювальної потужності: 600 кГц;
- частота одиничного підсилення: 820 МГц.

Більш детально принципи функціонування та побудови згаданих вище схем ДППС описано у працях [101–110].

#### 4.2 Структури генераторів пилкоподібних сигналів підвищеної лінійності із низьколітчевим кодуванням

У цифровій техніці широко використовуються лінійно-змінювані аналогові сигнали, до яких висуваються вимоги високої точності і швидкості їхнього генерування. Як правило, такі сигнали формуються за допомогою генераторів лінійно-змінюваних аналогових сигналів (ГЛАС), що мають у своєму складі цифро-аналогові перетворювачі (ЦАП) та генератори послідовності цифрових кодів (ГПЦК), які на кожному такті подають на входи ЦАП лінійно зростаючий або лінійно спадаючий цифровий код, як це показано на рис. 4.10.

Одним з найважливіших чинників, які впливають на точність генерованих сигналів, є лінійність характеристики перетворення ЦАП. Проте, для більш широкого застосування, такі генератори повинні мати також і високу швидкодію.




Рисунок 4.10 – Структурна організація генератора лінійних аналогових сигналів на основі ЦАП

Визначимо найбільш ефективні шляхи забезпечення відповідності вказаним вимогам. Відомо [70], що для вирішення задачі генерації високоточних лінійних аналогових сигналів оптимально підходять цифро-аналогові перетворювачі у кодах Фібоначчі і золотої пропорції, оскільки вони за рахунок згортання і розгортання цифрового коду на своєму вході дозволяють підтримувати високу ступінь лінійності перетворення протягом довгого часу і в різних умовах експлуатації. Далі проаналізуємо шляхи підвищення швидкості генерації цих сигналів. Представлений на рис. 4.10 генератор формує лінійний аналоговий сигнал у по-тактовому режимі. Швидкодія такого генератора визначається часом  $t_{Гі}$  затримки формування аналогового сигналу на кожному  $i$ -у такті. Він складається з часу  $t_{Кі}$  затримки генерації чергового цифрового коду і часу  $t_{Пі}$  перетворення його в аналогову величину:

$$t_{Гі} = t_{Кі} + t_{Пі}.$$

Слід зазначити, що час перетворення цифрового коду в аналогову величину у ЦАП на основі кодів Фібоначчі значно менший від часу генерації чергового цифрового коду. Тобто,  $t_{Пі} \ll t_{Кі}$ . Тому  $t_{Гі} \approx t_{Кі}$ . Отже, швидкодія роботи генератора лінійних аналогових сигналів на основі ЦАП в основному визначається швидкістю формування цифрових сигналів. Тому швидкість роботи генераторів лінійно-змінюваних сигналів, побудованих на їхній основі, обмежується лише швидкістю формування цифрових кодів.

На шляху побудови генераторів цього виду виникає проблема глітчів. Як було показано у попередніх розділах, в цифро-аналогових пе-

ретворювачах глітчів утворюються під час зміни кодів на вході ЦАП. Величина цих глічів прямо пропорційна кількості розрядів, що перемикаються на кожному такті. Отже, для її зменшення потрібно зменшити кількість розрядів коду, що перемикаються одночасно. У загальному випадку це неможливо, проте, якщо сигнал змінюється послідовно за певною закономірністю, то така задача може отримати ефективне вирішення.

#### 4.2.1 Генератор пилкоподібних сигналів

У цьому пункті описано запропонований авторами генератор сигналів підвищеної лінійності із низькоглітчевим кодуванням (НГПС), в якому підвищується швидкодія в режимі генерування лінійно-змінної вихідної аналогової величини та зменшується величина глічів, що у свою чергу, розширює галузь його використання у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.

Запропонований генератор містить пристрій для підсумовування еталонних величин (СЕВ), генератор тактових імпульсів (ГТІ), цифро-аналоговий перетворювач в код Фібоначчі (ФЦАП) та лічильник у МФ-системі числення (ФЛ), як це показано на рис. 4.11.




Рисунок 4.11 – Структурна схема генератора пилкоподібних сигналів підвищеної лінійності із низькоглітчевим кодуванням

Лічильник у МФ-системі числення зображено на рис. 4.12.




Рисунок 4.12 – Функціональна схема семирозрядного лічильника у МФ-системі числення

Структурна організація лічильника містить вхід встановлення у початковий стан (ПВ), вхід тактових імпульсів (ТІ), вхід одиничного потенціалу («1»), N інформаційних виходів (Q1–Q7), та у кожному i-му розряді містить лічильний тригер, вхід С синхронізації якого з'єднаний зі входом тактових імпульсів лічильника, вхід R встановлення у початковий стан з'єднаний зі входом встановлення у початковий стан лічильника, а вихід з'єднаний з i-м інформаційним виходом лічильника.



Перший і другий розряди лічильника містять по одному логічному елементу 2І-НЕ, а кожний розряд лічильника, починаючи з третього, містить перший і другий логічні елементи 3І-НЕ.

Вказаний генератор працює таким чином. Робота починається з подання на його вхід нульового потенціалу, який далі надходить на вхід початкового встановлення ПВ лічильника в МФ-системі числення. Після встановлення одиничного потенціалу на вході ПВ початкового встановлення починається лічба.

При надходженні першого імпульсу на вхід ТІ тактових імпульсів, він надходить далі на С-входи лічильних тригерів всіх розрядів, в результаті чого на виході лічильника встановлюється код 0000001, який надходить на вхід цифро-аналогового перетворювача в коді Фібоначчі, з виходу якого надходить на вхід суматора еталонних величин.

Оскільки вихід пристрою для підсумовування еталонних величин з'єднано з виходом генератора аналогових сигналів, то, завдяки цьому, на виході генератора формується аналогова величина, що відповідає р-коду Фібоначчі 0000001.

При надходженні другого імпульсу з генератора тактових імпульсів ПІ на вхід ТІ тактових імпульсів лічильника в МФ-системі числення, він надходить далі на С-входи лічильних тригерів всіх розрядів і на виході лічильника формується код 0000010, який надходить на вхід цифро-аналогового перетворювача в коді Фібоначчі, з виходу якого надходить на вхід суматора еталонних величин, який формує аналогову величину на виході цифро-аналогового перетворювача.

При надходженні наступного імпульсу з генератора тактових імпульсів ПІ на виході лічильника в МФ-системі числення лічильник переходить в наступний стан, як описано в табл. 4.1.

Принцип роботи лічильника у МФ-системі числення є таким: після подання на вхід початкового встановлення ПВ нульового потенціалу, який далі надходить на R-входи лічильних тригерів всіх розрядів, лічильні тригери всіх розрядів встановлюються у нульовий стан. Нульові потенціали з прямих виходів лічильних тригерів всіх розрядів надходять на входи перших логічних елементів та 3І-НЕ з третього по сьомий розряди та входи логічного елемента 2І-НЕ першого розряду, на виходах яких встановлюються одиничні потенціали.

Одиничні потенціали з виходів перших логічних елементів 3І-НЕ з третього по сьомий розряди надходять на входи других логічних елементів 3І-НЕ з третього по сьомий розряди, на виходах яких встанов-

люються нульові потенціали. Одиничні потенціали з інверсного виходу лічильного тригера першого розряду та з виходу першого логічного елемента 3I-HE четвертого розряду надходять на входи логічного елемента 2I-HE другого розряду, на виході якого встановлюється нульовий потенціал, що надходить на Т-вхід лічильного тригера другого розряду.

Таблиця 4.1 – Коди послідовних станів лічильника в МФ-системі числення

Розряди лічильника							№ стану	Розряди лічильника							№ стану
Q7	Q6	G5	Q4	Q3	Q2	Q1		Q7	Q6	G5	Q4	Q3	Q2	Q1	
0	0	0	0	0	0	0	0	0	1	0	1	0	1	0	20
0	0	0	0	0	0	1	1	0	1	0	1	0	1	1	21
0	0	0	0	0	1	0	2	0	1	0	1	1	0	1	22
0	0	0	0	0	1	1	3	0	1	1	0	0	1	0	23
0	0	0	0	1	0	1	4	1	0	0	0	0	1	1	24
0	0	0	0	1	1	0	5	1	0	0	0	1	0	1	25
0	0	0	1	0	0	1	6	1	0	0	0	1	1	0	26
0	0	0	1	0	1	0	7	1	0	0	1	0	0	1	27
0	0	0	1	0	1	1	8	1	0	0	1	0	1	0	28
0	0	0	1	1	0	1	9	1	0	0	1	0	1	1	29
0	0	1	0	0	1	0	10	1	0	0	1	1	0	1	30
0	0	1	0	0	1	1	11	1	0	1	0	0	1	0	31
0	0	1	0	1	0	1	12	1	0	1	0	0	1	1	32
0	0	1	0	1	1	0	13	1	0	1	0	1	0	1	33
0	0	1	1	0	0	1	14	1	0	1	0	1	1	0	34
0	1	0	0	0	1	0	15	1	0	1	1	0	0	1	35
0	1	0	0	0	1	1	16	1	1	0	0	0	1	0	36
0	1	0	0	1	0	1	17	1	1	0	0	0	1	1	37
0	1	0	0	1	1	0	18	1	1	0	0	1	0	1	38
0	1	0	1	0	0	1	19	1	1	0	0	1	1	0	39

При надходженні першого імпульсу на вхід ТІ тактових імпульсів, він надходить далі на С-входи лічильних тригерів всіх розрядів. Лічильний тригер першого розряду змінює свій стан на одиничний, а лічильні тригери інших розрядів залишаються у нульовому стані. На інформаційних виходах Q7÷Q1 встановлюється код 0000001. Одиничний потенціал з прямого виходу лічильного тригера першого розряду надходить на перший вхід логічного елемента 2I-HE першого розряду та другий вхід першого логічного елемента 3I-HE третього розряду. На другий вхід логічного елемента 2I-HE першого розряду надходить нульовий потенціал з прямого виходу лічильного тригера другого розряду.

На третій вхід першого логічного елемента 3І-НЕ третього розряду надходить нульовий потенціал з прямого виходу лічильного тригера другого розряду. На виході першого логічного елемента 3І-НЕ третього розряду залишається одиничний потенціал. Нульовий потенціал з інверсного виходу лічильного тригера першого розряду надходить на перший вхід логічного елемента 2І-НЕ другого розряду. На виході цього елемента встановлюється одиничний потенціал, який надходить на Т-вхід лічильного тригера другого розряду.

Подальша робота лічильника пояснюється за допомогою часової діаграми зображеної на рис. 4.13.




Рисунок 4.13 – Часові діаграми роботи семирозрядного лічильника в МФ-системі числення

З табл. 4.1 слідує, що на кожному такті лічби перемикається не більше п'яти розрядів, причому ця кількість не залежить від розрядності лічильника. Кількість розрядів, що перемикаються на  $i$ -у такті позначимо як  $K_{пер_i}$ . У табл. 4.2 показано значення  $K_{пер_i}$  для перших 32-х тактів фібоначчівського лічильника.

Як видно з цієї таблиці, максимальна кількість розрядів, що перемикаються на одному такті, дорівнює п'яти. Слід відзначити, що у таблиці враховано також перемикання наймолодшого розряду, яке не вносить суттєвих змін у глітч.

Таблиця 4.2 – Кількість розрядів, що перемикаються на одному такті у лічильнику в МФ-системі числення

№ стану	Код	$K_{пер_i}$	№ стану	Код	$K_{пер_i}$
1	0000001	1	17	0100101	2
2	0000010	2	18	0100110	2
3	0000011	1	19	0101001	4
4	0000101	2	20	0101010	2
5	0000110	2	21	0101011	1
6	0001001	4	22	0101101	2
7	0001010	2	23	0110010	5
8	0001011	1	24	1000011	4
9	0001101	2	25	1000101	2
10	0010010	5	26	1000110	2
11	0010011	1	27	1001001	4
12	0010101	2	28	1001010	2
13	0010110	2	29	1001011	1
14	0011001	4	30	1001101	2
15	0100010	5	31	1010010	4
16	0100011	1	32	1010011	1

На рис. 4.14 представлена діаграма кількості розрядів, що перемикаються на одному такті лічби у фібоначчівському лічильнику.




Рисунок 4.14 – Діаграма кількості розрядів, що перемикаються у лічильнику в МФ-системі числення на одному такті лічби

На цьому рисунку горизонтальна вісь відображає номер такту, а вертикальна відображає кількість розрядів, що перемикаються. Діаграма демонструє відсутність тенденції до збільшення кількості розрядів, що перемикаються, при накопиченні значення. Це підтверджує те, що максимальна кількість розрядів, які перемикаються за один такт у фібоначчівому лічильнику, не залежить від розрядності.

У відомих двійкових лічильниках максимальна кількість розрядів, що перемикаються, більша і зростає зі збільшенням розрядності. У табл. 4.3 представлено значення коефіцієнта  $K_{пер_i}$  для восьми-розрядного двійкового лічильника.

Таблиця 4.3 – Кількість розрядів, що перемикаються на одному такті у двійковому лічильнику

№ стану	Код	$K_{пер_i}$	№ стану	Код	$K_{пер_i}$
1	000001	1	17	010001	1
2	000010	2	18	010010	2
3	000011	1	19	010011	1
4	000100	3	20	010100	3
5	000101	1	21	010101	1
6	000110	2	22	010110	2
7	000111	1	23	010111	1
8	001000	4	24	011000	4
9	001001	1	25	011001	1
10	001010	2	26	011010	2
11	001011	1	27	011011	1
12	001100	3	28	011100	3
13	001101	1	29	011101	1
14	001110	2	30	011110	2
15	001111	1	31	011111	1
16	010000	5	32	100000	6

На рис. 4.15 представлена діаграма кількості розрядів, що перемикаються на одному такті лічби у двійковому лічильнику. Діаграма демонструє наявність тенденції до збільшення кількості розрядів, що перемикаються, при накопиченні значення. Це підтверджує те, що максимальна кількість розрядів, які перемикаються за один такт у двійковому лічильнику залежить від розрядності.




Рисунок 4.15 – Діаграма кількості розрядів, що перемикаються у двійковому лічильнику на одному такті лічби

Отже, на відміну від лічильника у двійковій системі числення, фібоначчівий лічильник в МФ-системі числення має невелику і незалежну від розрядності кількість розрядів, що перемикаються на одному такті

#### 4.2.2 Генератор конусоподібних сигналів

На рис. 4.16 наведено структурну організацію генератора конусоподібних сигналів підвищеної лінійності із низькоглітчевим кодуванням (НГКС).

НГКС містить пристрій для підсумовування еталонних величин (СЕВ), генератор тактових імпульсів (ГТІ), цифро-аналоговий перетворювач в код Фібоначчі (ФЦАП) та реверсивний лічильник у МФ-системі числення (ФРЛ). Крім того, НГКС має вхід початкового встановлення  $k_{\text{поч}}$ , та вхід режиму реверсивної лічби  $R$ , а вихід суматора еталонних величин  $A_{\text{вих}}$  є виходом генератора конусоподібних сигналів.

Принцип побудови реверсивного лічильника у МФ-системі числення полягає у тому, що при прямій лічбі у фібоначчівій системі числення на кожному такті лічби паралельно з додаванням одиниці у молодшому розряді виконуються всі можливі згортки у код лічильника, а при оберненій лічбі паралельно з відніманням у молодшому розряді виконуються всі можливі розгортки. Ці згортки і розгортки є перетвореннями трьох сусідніх розрядів коду за правилами  $011 \rightarrow 100$  та  $100 \rightarrow 011$  відповідно. Такі перетворення можливі завдяки тому, що у вказаній системі числення вага кожного розряду, по-

чинаючи з другого, дорівнює сумі ваг двох сусідніх молодших розрядів. Тому згортка і розгортка не змінюють значення коду а виконують роль перенесення у старші розряди і запозичення зі старших розрядів.




Рисунок 4.16 – Структурна схема генератора конусоподібних сигналів підвищеної лінійності із низьколітчевим кодуванням

У режимі прямої лічби виконання всіх можливих згорток на кожному такті приводить до того, що на кожному наступному такті у розрядах лічильника, починаючи з третього, перенесення може бути лише через два розряди у третій, як це видно з табл. 4.4, на якій представлено коди послідовних станів семи-розрядного лічильника у режимі прямої лічби.

У режимі оберненої лічби виконання всіх можливих розгорток на кожному такті приводить до того, що на кожному наступному такті у розрядах лічильника, починаючи з третього, запозичення може бути лише через два розряди у третій, як це видно з табл. 4.5,

на якій представлено коди послідовних станів семирозрядного лічильника у режимі оберненої лічби. Згортка і розгортка виконуються як інвертування тріади сусідніх розрядів за певної умови.

Таблиця 4.4 – Коди послідовних станів лічильника в МФ-системі числення в режимі прямої лічби

Код							№ стану	Код							№ стану
Q7	Q6	Q5	Q4	Q3	Q2	Q1		Q7	Q6	Q5	Q4	Q3	Q2	Q1	
0	0	0	0	0	0	0	0	1	0	0	1	0	0	1	27
0	0	0	0	0	0	1	1	1	0	0	1	0	1	0	28
0	0	0	0	0	1	0	2	1	0	0	1	0	1	1	29
0	0	0	0	0	1	1	3	1	0	0	1	1	0	1	30
0	0	0	0	1	0	1	4	1	0	1	0	0	1	0	31
0	0	0	0	1	1	0	5	1	0	1	0	0	1	1	32
0	0	0	1	0	0	1	6	1	0	1	0	1	0	1	33
0	0	0	1	0	1	0	7	1	0	1	0	1	1	0	34
0	0	0	1	0	1	1	8	1	0	1	1	0	0	1	35
0	0	0	1	1	0	1	9	1	1	0	0	0	1	0	36
0	0	1	0	0	1	0	10	1	1	0	0	0	1	1	37
0	0	1	0	0	1	1	11	1	1	0	0	1	0	1	38
0	0	1	0	1	0	1	12	1	1	0	0	1	1	0	39
0	0	1	0	1	1	0	13	1	1	0	1	0	0	1	40
0	0	1	1	0	0	1	14	1	1	0	1	0	1	0	41
0	1	0	0	0	1	0	15	1	1	0	1	0	1	1	42
0	1	0	0	0	1	1	16	1	1	0	1	1	0	1	43
0	1	0	0	1	0	1	17	1	1	1	0	0	1	0	44
0	1	0	0	1	1	0	18	1	1	1	0	0	1	1	45
0	1	0	1	0	0	1	19	1	1	1	0	1	0	1	46
0	1	0	1	0	1	0	20	1	1	1	0	1	1	0	47
0	1	0	1	0	1	1	21	1	1	1	1	0	0	1	48
0	1	0	1	1	0	1	22	1	1	1	1	0	1	0	49
0	1	1	0	0	1	0	23	1	1	1	1	0	1	1	50
1	0	0	0	0	1	1	24	1	1	1	1	1	0	1	51
1	0	0	0	1	0	1	25	1	1	1	1	1	1	0	52
1	0	0	0	1	1	0	26	1	1	1	1	1	1	1	53

Умовою згортки є код у тріаді 011, а умовою розгортки є код 100. Ці коди є інверсією один одного. Тому при інвертуванні вихо-



дів тригерів розрядів виявлення умови розгортки реалізується за допомогою тієї ж логіки, що і виявлення умови згортки. Керування інвертуванням виходів тригерів здійснюється за допомогою логічних елементів ВИКЛЮЧНЕ АБО. Особливістю фібоначчєвого лічильника є те, що він не встановлюється автоматично у початковий стан при переповненні. Тому для запобігання появи неправильного коду при переповненні лічильника відбувається зупинка лічби при досягненні коду «всі одиниці» у режимі прямої лічби, а також при досягненні коду «всі нулі» у режимі оберненої лічби.

Структурна організація семирозрядного реверсивного лічильника в МФ-системі числення зображена на рис. 4.17. Семирозрядний реверсивний лічильник в МФ-системі числення містить такі входи і виходи: вхід ПВ встановлення у початковий стан, вхід ТІ тактових імпульсів, вхід Р режиму реверсивної лічби, інформаційні виходи Q1÷Q7. Крім того, лічильник містить лічильні тригери розрядів з першого по сьомий відповідно, призначені для зберігання коду.

Комбінаційна частина лічильника містить логічні елементи ВИКЛЮЧНЕ АБО на прямих та інверсних виходах всіх тригерів, які призначені для керованого інвертування сигналів з цих виходів.

Перший ряд логічних елементів 2І-НЕ призначений для визначення ситуації, коли в тріаді сусідніх розрядів встановиться код 011 у режимі прямої лічби або код 100 у режимі оберненої лічби. Сигнали з цих логічних елементів надходять на відповідні логічні елементи 2І-НЕ другого ряду, які у свою чергу виробляють сигнали перемикання тригерів у протилежний стан. Генератор конусоподібних аналогових сигналів працює таким чином. Перед початком роботи на вхід Р режиму реверсивної лічби подається нульовий сигнал при прямій лічбі або одиничний сигнал при оберненій лічбі. Робота починається з подання на генератор нульового потенціалу, який далі надходить на вхід початкового встановлення ПВ реверсивного лічильника в МФ-системі числення.

Оскільки вихід пристрою для підсумовування еталонних величин з'єднано з виходом генератора, то, завдяки цьому, на виході генератора формується аналогова величина, що відповідає р-коду Фібоначчі 0000001.




Рисунок 4.17 – Структурна організація семирозрядного реверсивного лічильника в МФ-системі числення

При надходженні другого імпульсу з генератора тактових імпульсів П на вхід ТІ тактових імпульсів лічильника він надходить далі на С-входи лічильних тригерів всіх розрядів і на виході лічильника формується код 0000010.

При надходженні наступного імпульсу з генератора тактових імпульсів П на виході лічильника в МФ-системі числення лічильник переходить в наступний стан, як описано в табл. 4.4 та 4.5.

Таблиця 4.5 – Коди послідовних станів лічильника у режимі оберненої лічби

Код							№ стану	Код							№ стану
Q7	Q6	Q5	Q4	Q3	Q2	Q1		Q7	Q6	Q5	Q4	Q3	Q2	Q1	
1	1	1	1	1	1	1	0	0	1	1	0	1	1	0	27
1	1	1	1	1	1	0	1	0	1	1	0	1	0	1	28
1	1	1	1	1	0	1	2	0	1	1	0	1	0	0	29
1	1	1	1	1	0	0	3	0	1	1	0	0	1	0	30
1	1	1	1	0	1	0	4	0	1	0	1	1	0	1	31
1	1	1	1	0	0	1	5	0	1	0	1	1	0	0	32
1	1	1	0	1	1	0	6	0	1	0	1	0	1	0	33
1	1	1	0	1	0	1	7	0	1	0	1	0	0	1	34
1	1	1	0	1	0	0	8	0	1	0	0	1	1	0	35
1	1	1	0	0	1	0	9	0	0	1	1	1	0	1	36
1	1	0	1	1	0	1	10	0	0	1	1	1	0	0	37
1	1	0	1	1	0	0	11	0	0	1	1	0	1	0	38
1	1	0	1	0	1	0	12	0	0	1	1	0	0	1	39
1	1	0	1	0	0	1	13	0	0	1	0	1	1	0	40
1	1	0	0	1	1	0	14	0	0	1	0	1	0	1	41
1	0	1	1	1	0	1	15	0	0	1	0	1	0	0	42
1	0	1	1	1	0	0	16	0	0	1	0	0	1	0	43
1	0	1	1	0	1	0	17	0	0	0	1	1	0	1	44
1	0	1	1	0	0	1	18	0	0	0	1	1	0	0	45
1	0	1	0	1	1	0	19	0	0	0	1	0	1	0	46
1	0	1	0	1	0	1	20	0	0	0	1	0	0	1	47
1	0	1	0	1	0	0	21	0	0	0	0	1	1	0	48
1	0	1	0	0	1	0	22	0	0	0	0	1	0	1	49
1	0	0	1	1	0	1	23	0	0	0	0	1	0	0	50
0	1	1	1	1	0	0	24	0	0	0	0	0	1	0	51
0	1	1	1	0	1	0	25	0	0	0	0	0	0	1	52
0	1	1	1	0	0	1	26	0	0	0	0	0	0	0	53

### 4.3 Висновки до розділу

У цьому розділі авторами було:

1. Розглянуто і проаналізовано запропоновані структурні і принципіві схеми двотактних підсилювачів постійного струму з параметричним коригуванням зсуву нуля та з вхідним каскадом на польових транзисторах. Використання запропонованих високолінійних і швидкодіючих схем ДППС дозволить зменшити похибку зсуву нуля на 1–2 порядки і таким чином покращити статичні і динамічні характеристики ЦАП та багаторозрядних цифроаналогових систем у цілому.

2. Надано рекомендації щодо проектування аналогових і цифрових вузлів генераторів пилкоподібних та конусоподібних сигналів підвищеної лінійності з низькоглітчевим кодуванням. Запропоновано структурну організацію вказаних генераторів сигналів на основі фібоначчієвого цифро-аналогового перетворювача та з використанням швидкодіючих лічильників в МФ-системі числення. Надано опис структурної організації таких генераторів та функціональних схем їхніх лічильників, а також детально розглянута та проаналізована їхня робота. Обґрунтовано, що використання запропонованих генераторів порівняно з відповідними рішеннями на основі двійкової системи числення дозволяє підвищити швидкодію та зменшити рівень глітчів у процесі генерації пилкоподібних та конусоподібних аналогових сигналів.

3. Розроблено та описано програмні засоби для моделювання роботи швидкодіючих фібоначчієвих лічильників. Проведене комп'ютерне моделювання підтвердило розраховані аналітичним шляхом характеристики вказаного лічильника.

Наукові результати досліджень двотактних підсилювачів постійного струму з параметричним коригуванням зсуву нуля були опубліковані в [100–102], а результати моделювання роботи швидкодіючих фібоначчієвих лічильників були опубліковані в [109, 110].

## ВИСНОВКИ

У монографії розв'язано актуальну науково-прикладну задачу розробки методу та засобів генерування пилкоподібних сигналів підвищеної лінійності на базі ЦАП із низькогітчевим кодуванням. В результаті виконання дослідження отримано наведені нижче основні наукові та практичні результати.

Досліджено вплив глітчів на швидкість порозрядного аналого-цифрового перетворення. В результаті дослідження показано негативні наслідки глітчів на динамічні характеристики ЦАП, особливо при збільшенні розрядності перетворювача.

2. Запропоновано метод зменшення глітчів у генераторах пилкоподібних сигналів підвищеної лінійності. Суть методу полягає у застосуванні низькогітчевого кодування у цифроаналогових перетворювачах з ваговою надлишковістю, що дозволяє зменшити перепади значень аналогової величини під час зміни вхідного коду  $k_{вх}$ . Доведено, що чим більшим є рівень цієї надлишковості, тим меншим є цей перепад у відносних одиницях.

3. Розроблено математичну модель глітчів, що виникають у ЦАП із ваговою надлишковістю, особливістю якої є можливість її застосування для довільного числа розрядів, що дозволило оцінити час дії та амплітуду глітчів під час перемикання розрядів ЦАП.

4. Запропоновано метод побудови швидкодіючих лічильників, особливістю якого полягає у використанні для їхнього синтезу модифікованої системи числення Фібоначчі (МФ-системи числення), що дозволяє розширити діапазон лічби та зменшити кількість обладнання порівняно з відомою системою числення Фібоначчі, а також зменшити кількість перенесень (максимум до 5) порівняно із класичною двійковою системою числення. Такі лічильники є перспективними при використанні у різноманітних обчислювальних пристроях, зокрема вони є основою для побудови низькогітчевих генераторів аналогових сигналів на основі фібоначчієвого цифроаналогового перетворювача.

5. Запропоновано методику оцінювання ефективності застосування вагової надлишковості, критерієм якої є зменшення рівня глітчів у ЦАП та запропоновано оптимальні параметри систем числення, на

основі яких побудовано ЦАП, що дає можливість досягти максимального результату при мінімальному подовженні розрядної сітки.

6. Розроблено загальні структурні схеми фібоначчієвих лічильників у МФ системі числення трьох видів: лічильник, що додає; лічильник, що віднімає; а також реверсивний лічильник та структурні схеми їхніх окремих розрядів. Наведено часові діаграми запропонованих лічильників, що пояснюють їхню роботу та підтверджують працездатність. Проведено аналіз наведених структурних рішень і часових діаграм, виконана оцінка апаратних витрат і швидкодії розроблених лічильників.

7. Запропоновано структуру низькоглітчевого ЦАП на основі систем числення із ваговою надлишковістю, а саме з дробовими вагами розрядів, зокрема, р кодів золоті пропорції, та цілочисловими вагами розрядів, зокрема, р кодів Фібоначчі.

8. Розроблено структурні і принципіві схеми двотактних підсилювачів постійного струму (ДППС) з параметричним коригуванням зсуву нуля та з вхідним каскадом на польових транзисторах. Доведено, що використання запропонованих високолінійних і швидкодіючих схем ДППС дозволить покращити статичні і динамічні характеристики ЦАП (на 1–2 порядки) та багаторозрядних цифро-аналогових систем (в 2–3 рази) в цілому.

9. Запропоновано структурні схеми генераторів пилкоподібних сигналів підвищеної лінійності на основі фібоначчієвого цифро-аналогового перетворювача та з використанням швидкодіючих фібоначчієвих лічильників. Надано опис структурної організації таких генераторів та функціональних схем їхніх лічильників, а також детально розглянута та проаналізована їхня робота. Обґрунтовано, що використання запропонованих генераторів порівняно з відповідними рішеннями на основі двійкової системи числення дозволяє підвищити швидкодію та зменшити рівень глітчів у процесі генерування аналогових сигналів, що змінюються лінійно.

## СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ

[1] Офіційний сайт Analog Devices. «*All About Direct Digital Synthesis*». [Електронний ресурс]. Доступно: <https://www.analog.com/media/en/analog-dialogue/volume-38/number-3/articles/all-about-direct-digital-synthesis.pdf>. Дата звернення: Лютий 18, 2018.

[2] Офіційний сайт Analog Devices. «*Low Power 250 MSPS 10-Bit DAC 1.8 V CMOS Direct Digital Synthesizer*». [Електронний ресурс]. Доступно: <http://www.analog.com/media/en/technical-documentation/data-sheets/AD9913.pdf>. Дата звернення: Лютий 18, 2018.

[3] Офіційний сайт Analog Devices. «*Single-Chip Direct Digital Synthesis vs. the Analog PLL*». [Електронний ресурс]. Доступно: <https://www.analog.com/en/analog-dialogue/articles/dds-vs-analog-pll.html>. Дата звернення: Травень 02, 2018.

[4] Е. Мерфи и К. Слэттери. «Всё о синтезаторах DDS». *Компоненты и технологии*, № 1, с. 1–5, 2005.

[5] Е. Мерфи и К. Слэттери. «Прямой цифровой синтез (DDS) в тестовом, измерительном и коммуникационном оборудовании», *Компоненты и технологии*, № 8, с. 1–4, 2006.

[6] Офіційний сайт Renesas Intersil. «*Understanding Glitch in a High Speed D/A Converter*». [Електронний ресурс]. Доступно: <https://www.renesas.com/eu/en/www/doc/tech-brief/tb325.pdf>. Дата звернення: Травень 02, 2018.

[7] Офіційний сайт Maxim Integrated. «*Deglitching Techniques for High-Voltage R-2R DACs*». [Електронний ресурс]. Доступно: <https://www.maximintegrated.com/en/app-notes/index.mvp/id/583>. Дата звернення: Травень 02, 2018.

[8] Офіційний сайт National Instruments. «*Reducing Glitches on the Analog Output of DAQ Devices DACs*». [Електронний ресурс] Доступно: <https://knowledge.ni.com/KnowledgeArticleDetails?id=kA00Z000000P8T2SAK>. Дата звернення: Листопад 14, 2017.

[9] Офіційний сайт Texas Instruments. «*DAC Essentials: What's with all this glitch-ing*». [Електронний ресурс]. Доступно:

[https://e2e.ti.com/blogs\\_/b/analogwire/archive/2013/06/14/what-s-with-all-this-glitch-ing](https://e2e.ti.com/blogs_/b/analogwire/archive/2013/06/14/what-s-with-all-this-glitch-ing). Дата звернення: Листопад 14, 2017.

[10] Si Hong-Wei and He Le-Nian. «Analysis and modeling of the glitch error in current-steering D/A converter». *Electrical and Control Engineering (ICECE)*, 2010.

[11] B. Catteau, P. Rombouts and L. Weyten, «A Digital Calibration Technique for the Correction of Glitches in High-Speed DAC's». *IEEE International Symposium on Circuits and Systems*, Pages: 1477–1480, 2007.

[12] Chao Su, Xin Dai and R. L. Geiger. «A novel dynamic calibration approach for current-steering DAC». *Proceedings of IEEE International Workshop on VLSI Design and Video Technology*, pp. 40-43, 2005.

[13] Chao Su, and R. L. Geiger. «Dynamic calibration of current-steering DAC». *Circuits and Systems. Proceedings. International Symposium on Circuits and Systems (ISCAS)*, 2006.

[14] K. O. Andersson, and M. Vesterbacka. «Modeling of Glitches due to Rise/Fall Asymmetry in Current-Steering Digital-to-Analog Converters». *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol 52, no. 11, pp. 2265-2275, 2005.

[15] K. Hokazono, D. Kanemoto, R. Pokharel, A. Tomar, H. Kanaya, and K. Yoshida. «A low-glitch and small-logic-area Fibonacci Series DAC», *IEEE 54th International Midwest Symposium on Circuits and Systems (MWSCAS)*, pp. 1–4, 2011.

[16] А. И. Кондалев. *Вопросы проектирования преобразователей формы информации*. К.: Наук. думка, с. 242, 1977.

[17] А. И. Кондалев. *Преобразователи формы информации компьютерного типа*. К.: Знание, с. 46, 1990.

[18] А. И. Кондалев, В. А. Багацкий, В. А. Романов, и В. А. Фабричев. *Высокопроизводительные преобразователи формы информации*. К.: Наукова думка, с. 280, 1987.

[19] А. И. Кондалев. *Системные преобразователи формы информации*. К.: Наук. Думка, с. 334, 1974.

[20] А. И. Кондалев, П. С. Клочан, и В. Н. Лаврентьев. «Преобразователи формы информации для контрольно-измерительных систем и вычислительных комплексов». *Проблемы создания преобразователей формы информации*, К.: Наукова думка, Ч. 2, 1980.



[21] А. И. Кондалев, В. А. Романов, В. А. Багацкий, и П. С. Клочан. «Вклад Украины в развитие системных преобразователей формы информации». *Труды Междунар. симпозиума «Компьютеры в Европе. Прошлое, настоящее и будущее»*, К.: ИК НАН Украины, с. 130, 1998.

[22] А. И. Кондалев, В. А. Багацкий, В. А. Романов, и В. А. Фабричев. *Преобразователи формы информации для малых ЭВМ*, К.: Наукова думка, с. 312, 1982.

[23] В. А. Багацкий, Ю. М. Грешинцев, И. В. Самус и др. *Преобразователи формы информации с обработкой данных*. К.: Наукова думка, с. 264, 1992.

[24] В. А. Багацкий. *Современные аналого-цифровые и цифроаналоговые преобразователи*. К.: Знание УССР, с. 21, 1980.

[25] В. А. Багацкий. «Теорія побудови, проектування та практична реалізація аналого-цифрових та цифроаналогових перетворювачів загального застосування». *Автореф. дис. на здобуття наук. ступеня д-ра техн. наук: 05.13.08 / В. А. Багацький*, с. 35, 1995.

[26] В. А. Романов. «Теория, методы построения и техническая реализация микропроцессорных преобразователей формы информации с повышенной надежностью и производительностью». *Автореф. дис. на соискание учен. степени д-ра техн. наук: спец. 05.13.05*, с. 34, 1994.

[27] В. А. Романов. *Аналого-цифровые микропроцессоры в информационно-вычислительных и управляющих системах*. К.: Знание, с. 116, 1984.

[28] П. П. Орнатский. *Автоматические измерения и приборы (аналоговые и цифровые)*. К.: Вища шк. Головное изд-во, с. 504, 1986.

[29] П. П. Орнатский. *Автоматические измерения и приборы*. К.: Вища школа, с. 364, 1973.

[30] П. П. Орнатский. *Автоматические измерения и приборы*. К.: Вища школа, с. 560, 1980.

[31] П. П. Орнатский, и Н.Ф. Пономаренко. *Измерительный эксперимент*. Киев: КПИ, с. 112, 1979.

[32] Н. В. Алипов. «Помехоустойчивые алгоритмы функционирования преобразователей формы информации». *Проблемы создания преобразователей формы информации*, ч. 1, с. 107–109, 1984.

[33] Н. В. Алипов. «Алгоритмы функционирования параллельно-последовательных преобразователей формы информации, корректирующих динамические ошибки». *Автоматизированные системы управления и приборы автоматики*, № 2, с. 57–64, 1985.

[34] Н. В. Алипов. Об одном классе корректирующих алгоритмов аналого-цифрового преобразования. *Радиотехника*, № 1, с. 120–125, 1985.

[35] Н. В. Алипов. «Разработка теории методов решения задач помехоустойчивого поиска и преобразования информации». *Автореф. дис. на соискание учен. степени д-ра техн. наук: спец. 05.13.05*. с. 54, 1986.

[36] Б. И. Швецкий. *Электронные цифровые приборы*. К.: Техника, с. 191, 1991.

[37] Э. И. Гитис. *Аналого-цифровые преобразователи*. М.: Энергоиздат, с. 360, 1981.

[38] Э. И. Гитис, Б. Л. Собкин, А. Н. Подколзин и др. *Автоматизация проектирования аналого-цифровых устройств*. М.: Энергоатомиздат, с. 182, 1987.

[39] Э. И. Гитис. *Преобразователи информации для электронных цифровых вычислительных устройств*. М.: Энергия, с. 400, 1970.

[40] Э. И. Гитис. *Преобразователи информации для электронных цифровых вычислительных устройств*. М.: Энергия, с. 448, 1975.

[41] В. Б. Смоллов, А. В. Анисимов, и Р. Ш. Исмаилов. *Аналого-цифровые комплексы*. Л.: ЛЭТИ, с. 96, 1980.

[42] Е. П. Балашов, В. М. Сидоров, и В. Б. Смоллов. «Аналоговые ЗУ управляющих и вычислительных систем», *Хранение информации в кибернетических устройствах*, № 2, с. 223–235, 1969.

[43] В. Б. Смоллов, В. К. Шмидт, Н. Н. Варлинский, В. О. Молодцов, С. М. Павлов, и В. А. Немнонов. «Вопросы построения интегральных преобразователей напряжения в код», *Вопросы преобразования информации*, с. 3–9, 1972.

[44] В. Б. Смоллов, *Микроэлектронные цифро-аналоговые и аналого-цифровые преобразователи информации*. Л.: Энергия, с. 336, 1976.

[45] Е. А. Чернявский, В. Б. Смолов, и А. В. Минаев. *Системы автоматизированного проектирования средств ИИТ*. Л.: ЛЭТИ, с. 58, 1988.

[46] В. Б. Смолов. *Вычислительные преобразователи с цифровыми управляемыми сопротивлениями*. М.: Госэнергоиздат, с. 135, 1961.

[47] В.Б. Смолов. *Функциональные преобразователи информации*. Л.: Энергоиздат, с. 247, 1981.

[48] Walt Kester. «Drive Circuitry is Critical to High-Speed Sampling ADCs», *Electronic Design Special Analog Issue*, p. 43-50, 1994.

[49] Walt Kester. «Basic Characteristics Distinguish Sampling A/D Converters». *EDN*, pp. 135–144, 1992.

[50] Walt Kester. «Peripheral Circuits Can Make or Break Sampling ADC Systems». *EDN*, pp. 97–105, 1992.

[51] Walt Kester. «Layout, Grounding, and Filtering Complete Sampling ADC System». *EDN*, pp. 127–134, 1992.

[52] Walt Kester. «High speed sampling and high speed ADC». *High speed design techniques. Analog Devices Inc.*, pp. 93, 1999.

[53] Walt Kester, and James Bryant. «Grounding in High Speed Systems», *High speed design techniques. Analog Devices Inc*, pp. 6, 1999.

[54] Rudy J. and Van De Plassche. «CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters». *Springer US*, pp. 742, 2003.

[55] Rudy J., Van De Plassche, and Willy M.C. Sansen. «High Speed Analog-to-Digital Converters». *Springer US*, pp. 400, 2000.

[56] Rudy J. and Van De Plassche. *Integrated Analog-To-Digital and Digital-To-Analog Converters*, p. 501, 2012.

[57] Офіційний сайт Maxim Integrated. «*Digital-to-Analog Converters Are a «Bit» Analog*». [Електронний ресурс]. Доступ: <https://www.maximintegrated.com/en/app-notes/index.mvp/id/1055>. Дата звернення: Лютий 18, 2018.

[58] Kazuya Hokazono, Daisuke Kanemoto, Haruichi Kanaya, Ramesh Pokharel, and Keiji Yoshida. «A novel high-precision DAC utilizing tribonacci series». *Graduate School of Information Science and Engineering, Japan:Kyushu University*, 2010.

[59] R Kubokawa, T. Ohshima and A Tomar. «Development of low power DAC with pseudo Fibonacci sequence». *IEICE Electronics Express*, 2012 Vol. 9, no. 6, pp. 515–521, 2012.

[60] Азаров О. Д. *Основи теорії аналого-цифрового перетворення на основі надлишкових позиційних систем числення*. Вінниця: Універсум-Вінниця, с. 260, 2004.

[61] С. М. Захарченко, О. Д. Азаров та О. М. Харьков. *Самокалібровані АЦП із накопиченням заряду на основі надлишкових позиційних систем числення*. Вінниця: Універсум-Вінниця, с. 235, 2005.

[62] Л. В. Крупельницький та О. Д. Азаров. *Аналого-цифрові пристрої систем, що самокоригуються, для вимірювань і оброблення низькочастотних сигналів*. Вінниця: Універсум-Вінниця, с. 167, 2005.

[63] Н. О. Біліченко «Високоточні аналого-цифрові перетворювачі з перерозподілом заряду на основі інформаційної надлишковості». *Автореф. дис. на здобуття наук. ступеня канд. техн. наук: спец. 05.13.05*. Вінниця, с. 16, 2001.

[64] О. Д. Азаров, О. А. Архипчук, та С. М. Захарченко. *Високолінійні порозрядні АЦП з ваговою надлишковістю для систем реєстрації і оброблення сигналів*. Вінниця: Універсум-Вінниця, с. 125, 2005.

[65] Харьков О. М. «Швидкодіючі високоточні АЦП із перерозподілом заряду з ваговою надлишковістю, що самокалібруються». *Автореф. дис. на здобуття наук. ступеня канд. техн. наук: спец. 05.13.05*. Вінниця, с. 16, 2007.

[66] О. Д. Азаров та А. В. Снігур. *Багатоканальні ІВС опрацювання стрибкоподібних сигналів на базі АЦП із ваговою надлишковістю*. Вінниця: Універсум-Вінниця, с. 138, 2008.

[67] Азаров О. Д. та О. Коваленко. *Обчислювальні АЦП і ЦАП, що самокалібруються, для систем цифрового оброблення аналогових сигналів*. Вінниця: Універсум-Вінниця, с. 147, 2006.

[68] Азаров О. Д. та В.А. Гарнага. *Двотактні підсилювачі постійного струму для багаторозрядних перетворювачів форми інформації, що самокалібруються*. Вінниця: Універсум-Вінниця, с. 156, 2011.

[69] Азаров О. Д. та С.В. Богомолів. *Основи теорії високолінійних аналогових пристроїв на базі двотактних підсилювальних схем*. Вінниця: Універсум-Вінниця, с. 142, 2013.

[70] А. Д. Азаров. «Исследование принципов построения и разработка преобразователей информации на основе кодов с иррациональными основаниями». Автореф. дис. на соискание учен. степени канд. техн. наук: спец. 05.11.16. Харьков, с. 16, 1980.

[71] Офіційний сайт Renesas Intersil. «Understanding Glitch in a High Speed D/A Converter». [Електронний ресурс]. Доступ: <https://www.renesas.com/eu/en/www/doc/tech-brief/tb325.pdf>. Дата звернення: Січень 15, 2019.

[72] S. Rapuano, E. Balestrieri, P. Daponte, and L. De Vito. «Experimental Investigation on DAC Glitch Measurement», *XX IMEKO World Congress «Metrology for green growth»*. Pusan, South Korea, 2012.

[73] T. E. Linnenbrink, J. Blair, S. Rapuano, P. Daponte, E. Balestrieri, L. De Vito, S. Max, and S. J. Tilden. «ADC testing - Part 7 in a series of tutorials in instrumentation and measurements». *IEEE Instrum. and Measurement Magazine*, vol. 9, no. 2, pp. 39–49, 2006.

[74] S. Rapuano, «Preliminary considerations on ADC standard harmonization». *IEEE Trans. on Instrum. and Meas.*, vol. 57, no. 2, pp. 386–394, 2008.

[75] IEEE Std. 1658 «*IEEE Standard for terminology and test methods for digital-to-analog converters*», 2011.

[76] S. Rosloniec. «Fundamental Numerical Methods for Electrical Engineering». *Springer*, Chapter 5, 2008.

[77] Офіційний сайт Renesas Intersil. «Reducing Power-On/Off Glitches in Precision DACs». [Електронний ресурс]. Доступ: <https://training.ti.com/lessons-precision-dacs-power-glitch>. Дата звернення: Січень 15, 2019.

[78] Офіційний сайт Texas Instruments. Matthew Saucedo. «*Sample & Hold Glitch Reduction for Precision Outputs*». [Електронний ресурс]. Доступ: <http://www.ti.com/lit/ug/tidu022/tidu022.pdf>. Дата звернення: Січень 15, 2019.

[79] А. П. Голубев, Я. В. Крупельницький. «Минимизация погрешностей восстановления звуковых сигналов в цифроаналоговом преобразователе» *Методы и микроэлектронные средства цифрового пре-*

образования и обработки сигналов. Тез. докл. конф., т. 1, с. 21–23, га, 1990.

[80] Офіційний сайт Analog Devices. Walt Kester. «*The Data Conversion Handbook*». [Електронний ресурс]. Режим доступу: [http://www.analog.com/library/analogDialogue/archives/39-06/data\\_conversion\\_handbook.html](http://www.analog.com/library/analogDialogue/archives/39-06/data_conversion_handbook.html). Дата звернення: Січень 15, 2019.

[81] А. П. Стахов, «Принцип асимметрии логики измерения», *Проблемы передачи информации*, 12:3, с. 69–77, 1976.

[82] А. П. Стахов. *Алгоритмическая теория измерения*, М.: Знание, с. 64, 1979.

[83] Renesas Intersil, *HI5731 datasheet*. [Електронний ресурс] Доступ: <https://www.renesas.com/kr/en/www/doc/datasheet/hi5731.pdf>. Дата звернення: Січень 15, 2019.

[84] Analog Devices, *AD9721 datasheet*. [Електронний ресурс]. Доступ: <https://www.analog.com/media/en/technical-documentation/obsolete-data-sheets/AD9721.pdf>. Дата звернення: Січень 15, 2019.

[85] Maxim Integrated, *MAX555 datasheet*. [Електронний ресурс]. Доступ: <https://datasheets.maximintegrated.com/en/ds/MAX555.pdf>. Дата звернення: Січень 15, 2019.

[86] Analog Devices, *AD9774 datasheet*. [Електронний ресурс]. Доступ: <https://www.analog.com/media/en/technical-documentation/data-sheets/AD9774.pdf>. Дата звернення: Січень 15, 2019.

[87] Analog Devices, *AD768 datasheet*. [Електронний ресурс]. Доступ: <https://www.analog.com/media/en/technical-documentation/data-sheets/AD768.pdf>. Дата звернення: Січень 15, 2019.

[88] Analog Devices, *AD9881 datasheet*. [Електронний ресурс]. Доступ: <https://www.analog.com/media/en/technical-documentation/data-sheets/AD9881.pdf>. Дата звернення: Січень 15, 2019.

[89] Maxim Integrated, *MAX5839 datasheet*. [Електронний ресурс]. Доступ: <https://datasheets.maximintegrated.com/en/ds/MAX5839.pdf>. Дата звернення: Січень 15, 2019.

[90] Renesas Intersil, *HI2315 datasheet*. [Електронний ресурс]. Режим доступу: <https://www.renesas.com/kr/en/www/doc/datasheet/hi2315.pdf>. Дата звернення: Січень 15, 2019.

[91] О. Д. Азаров. *Аналого-цифрове порозрядне перетворення на основі систем числення з ваговою надлишковістю*. Вінниця: ВНТУ, с. 232, 2010.

[92] А. П. Стахов. *Коды золотой пропорции*. М.: Радио и связь, с. 152, 1984.

[93] А. П. Стахов. *Введение в алгоритмическую теорию измерения*. М.: Сов. радио, с. 288, 1977.

[94] О. Д. Азаров, та О. І. Черняк. *Повнофункціональна побітова потокова арифметика зі зменшеними витратами обладнання*. Вінниця: Універсум-Вінниця, с. 200, 2013.

[95] О. Д. Азаров, О. О. Решетнік, В. А. Гарнага, і Л. В. Крупельницький. «Методи побудови ЦАП із ваговою надлишковістю на базі двійкових ЦАП». *Проблеми інформатизації та управління*, № 3(18), с. 5–11, 2006.

[96] О. Д. Азаров, О. О. Решетнік, С. В. Богомолів. «Системи числення з ваговою надлишковістю для швидкодіючих АЦП послідовного наближення і ЦАП, що самокалібруються». *Наукові праці Вінницького національного технічного університету*. [Електронний ресурс]. 2008, № 3. Доступ: <http://praci.vntu.edu.ua/index.php/praci/article/view/68>. Дата звернення: Січень 15, 2019.

[97] В. П. Сигорский та А. И. Петренко. *Основы анализа электронных схем*. К.: Вища шк., с. 568, 1971.

[98] Alexey D. Azarov, and Vladimir A. Harnaha. «The Systematization of Balanced Push-Pull DC Amplifiers According to the Criterion of the Input Impedance». *Journal of Automation and Information Sciences*, vol. 48, no. 10, pp.65–73, 2016.

[99] Jung Walt. *Op Amp applications handbook. Analog Devices series*. [Електронний ресурс]. Доступ: <https://www.analog.com/en/education/education-library/op-amp-applications-handbook.html>. Дата звернення: Січень 15, 2019.

[100] О. Д. Азаров, О. О. Лукашук, В. Г. Огнєв, О. Г. Муращенко, та О. М. Хорьков, заявник та патентовласник Вінницький національний технічний університет. «Підсилювач постійного струму», № 21203, Україна, МПК: H03F 3/26, 15.03.2007.

[101] О. Д. Азаров, С. В. Богомолов, В. Є. Яцик, та О. Г. Муращенко, заявник та патентовласник Вінницький національний технічний університет. «Двотактний симетричний підсилювач струму», №70121, Україна, МПК: H03F 5/22, 25.05.2012.

[102] О. Д. Азаров, С. В. Богомолов, М. В. Пономарьова, та О. Г. Муращенко, заявник та патентовласник Вінницький національний технічний університет. «Вхідний пристрій схеми порівняння струмів», №72312, Україна, МПК: H03F 5/00, 10.08.2012.

[103] O. D. Azarov; O. G. Murashchenko; O. I. Chernyak; A. Smolarz; and G. Kashaganova. «Method of glitch reduction in DAC with weight redundancy». *SPIE 9816, Optical Fibers and Their Applications 2015, 98161T* (17 December 2015).

[104] О. Д. Азаров, та О. Г. Муращенко. «Дослідження глітчів ЦАП залежно від рівня надлишковості р-кода Фібоначчі», *свідоцтво про реєстрацію авторського права на твір №54904*, 20.05.2014.

[105] О. Д. Азаров, та О. Г. Муращенко. «Дослідження глітчів ЦАП залежно від затримок вмикання і вимикання розрядів», *свідоцтво про реєстрацію авторського права на твір №54903*, 20.05.2014.

[106] О. Д. Азаров, О. І. Черняк, О. Г. Муращенко, та С. В. Богомолов, заявник та патентовласник Вінницький національний технічний університет. «Цифроаналоговий перетворювач», №94085, Україна, МПК: H03M 1/46, 27.10.2014.

[107] О. Д. Азаров, О. І. Черняк, та О. Г. Муращенко, заявник та патентовласник Вінницький національний технічний університет. «Цифроаналоговий перетворювач», №109785, Україна, МПК H03M 1/46, 12.09.2016.

[108] O. D. Azarov, O. G. Murashenko, S. S. Katsiv, K. Gromaszek, G. Duskazaev, and O. Ussatova, «Mathematical model of glitches in DAC with weight redundancy», *Proc. SPIE 11045, Optical Fibers and Their Applications 2018, 1104511* (15 March 2019).

[109] О. Д. Азаров, О. І. Черняк, та О. Г. Муращенко. «Інформаційні аспекти лічби у модифікованій фібоначчівій системі числення», *Інформаційні технології та комп'ютерна інженерія*, № 1(38), с. 48–52, 2017.



[110] О. Азаров, О. Черняк, та О. Г. Муращенко. «Методи перенесення і запозичення у швидкодіючих фібоначчієвих лічильниках», *Інформаційні технології та комп'ютерна інженерія*, № 2(42), с. 55–63, 2018.

[111] О. Д. Азаров, О. І. Черняк, та О. Г. Муращенко. «Порозрядне додавання в АМ-системах числення на основі адитивних перетворень», *Проблеми інформатизації та управління*, № 1(45), с. 14–21, 2014.

[112] О. Д. Азаров, О. І. Черняк., та О. Г. Муращенко, заявник та патентовласник Вінницький національний технічний університет. «Лічильник, що віднімає у фібоначчієвій системі числення», №97829, Україна, МПК H03K 23/00, 10.04.2015.

[113] О. Д. Азаров, О. В. Черняк, та О. Г. Муращенко, заявник та патентовласник Вінницький національний технічний університет. «Реверсивний лічильник у фібоначчієвій системі числення», №109080, Україна, МПК H03K 23/00, H03M 7/00, 10.08.2016.

[114] О. Д. Азаров, О. І. Черняк, та О. Г. Муращенко. «Швидкодіючий реверсивний фібоначчієвий лічильник», *Інформаційні технології та комп'ютерна інженерія*, № 1(32), с. 27–32, 2015.

[115] О. Д. Азаров, О. І. Черняк, та О. Г. Муращенко. «Метод побудови швидкодіючих фібоначчієвих лічильників», *Проблеми інформатизації та управління*, № 2(46), с. 5–8, 2014.

[116] О. Д. Азаров, О. І. Черняк, О. Г. Муращенко. «Лічильник», №127185, Україна, МПК H03M 1/46, 25.07.2018.

[117] О. Д. Азаров, М. Ю. Шабатура та О. Г. Муращенко. «Динамічні похибки II роду в АЦП прискороного порозрядного наближення з ваговою надлишковістю», *Наукові Праці Вінницького Національного Технічного Університету*, № 3, с. 9, 2010. [Електронний ресурс]. Доступно: <http://praci.vntu.edu.ua/article/view/1266/624>.

[118] О. Д. Азаров, О. В. Кадук, О. В. Дудник та О. Г. Муращенко. «Пряме і зворотне перетворення "робочий код – цифровий еквівалент" у АЦП і ЦАП, що самокалібруються, з ваговою надлишковістю», *Проблеми інформатизації та управління*, № 2(30), с. 6–13, 2010.

[119] О. Д. Азаров, О. О. Решетнік, О. Г. Муращенко та М. Ю. Теплицький. «Структурна організація АЦП з прогресуючими

тривалостями тактів порозрядного наближення», *Інформаційні технології та комп'ютерна інженерія*. № 2, с. 6–13, 2010.

[120] О. Д. Азаров та О. Г. Муращенко. «АЦП порозрядного наближення з антиглітчевим кодуванням», на *Міжнародній науково-практичній конференції «Інформаційні технології та комп'ютерна інженерія»*, Вінниця, 2010.

[121] О. Д. Азаров та О. Г. Муращенко. «Метод антиглітчевого кодування в АЦП порозрядного наближення», на *Міжнародній науково-практичній конференції «Методи та засоби кодування, захисту й ущільнення інформації»*, Вінниця, 2011.

[122] О. Д. Азаров та О. Г. Муращенко. «ЦАП з антиглітчевим кодуванням на основі коду Фібоначчі», на міжнародній науково-практичній конференції *«Інформаційні технології та комп'ютерна інженерія»*, Вінниця, 2014.

[123] О. Д. Азаров та О. Г. Муращенко. «Метод зменшення глітчів у ЦАП із ваговою надлишковістю», на *Міжнародній науково-практичній конференції «Методи та засоби кодування, захисту й ущільнення інформації»*, Вінниця, 2017.

[124] Walt Kester. *Analog-Digital Conversion*. ADI: Central Application Department, p. 1127, 2004.

[125] Г. И. Волович. *Схемотехника аналоговых и аналого-цифровых электронных устройств*. М.: Додэка-XXI, с. 528, 2005.

[126] Уин Палмер. «Быстродействующий прецизионный усилитель-преобразователь сопротивлений», *Электроника. Серия : методы, схемы, аппаратура*, № 1, с. 77–82, 1988.

[127] Фолкенберри Л. *Применения операционных усилителей и линейных ИС*. М.: Мир, с. 572, 1985.

[128] Н. А. Филинюк, А. А. Лазарев, Л. Б. Лищинская и В. П. Стахов, «Критериальная оценка эффективности токовых конвейеров». *Восточно-Европейский журнал передовых технологий*, № 4 (64), с. 17–21. 2013.

[129] Г. В. Зевеке, П. А. Ионкин, А. В. Нетушил и С. В. Страхов. *Основы теории цепей*. М.: Энергоатомиздат, с. 528, 1989.

[130] Е. П. Угрюмов. *Цифровая схемотехника*. СПб.: БХВ-Петербург, с. 528, 2001.

[131] У. Титце и К. Шенк. *Полупроводниковая схемотехника*. М.: ДМК Пресс, т. 1, с. 832, 2008.

[132] У. Титце, К. Шенк. *Полупроводниковая схемотехника*. М.: ДМК Пресс, т. 2, с. 942, 2008.

[133] Д. Е. Полонников, *Операционные усилители: Принципы построения, теория, схемотехника*. М.: Энергоатомиздат, с. 216, 1983.

[134] М. Я. Выгодский, *Справочник по высшей математике*. М.: АСТ, с. 991, 2006.

[135] Л. Ридико. «DDS: Прямой цифровой синтез частоты», *Компоненты и технологии*, № 1, С. 1–5, 2001.

[136] Д. Крекрафт и С. Джерджли. *Аналоговая электроника. Схемы, системы, обработка сигнала*. М.: Техносфера, с. 360, 2005.

[137] Б. Кронин. «Простое и эффективное формирование сигналов при помощи синтезаторов прямого цифрового синтеза частот», *Беспроводные технологии*, № 1(26), с. 59–64, 2012.

[138] Fang-Ting Chou, Chia-Min Chen and Chung-Chih Hung. «A low-glitch binary-weighted DAC with delay compensation scheme». *Analog Integrated Circuits and Signal Processing*, vol. 79, no. 2, pp. 277–289, May, 2014.

[139] Zhi-Yuan Cui, Joong-Ho Choi, Yeong-Seuk Kim, Shi-Ho Kim and Nam-Soo Kim. «Application of a low-glitch current cell in 10-bit CMOS current-steering DAC». *Microelectronics International*, vol. 26, no. 3, pp. 35–40, 2009.

[140] Meng-Hung Shen, Jen-Huan Tsai and Po-Chiun Huang. «Random Swapping Dynamic Element Matching Technique for Glitch Energy Minimization in Current-Steering DAC». *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 57, no. 5, May 2010.

[141] Fang-Ting Chou, Chia-Min Chen and Chung-Chih Hung. «A low-glitch binary-weighted DAC with delay compensation scheme». *Analog Integrated Circuits and Signal Processing*. Vol. 79, issue 2, pp 277–289, May 2014.

[142] Dongwon Seo and Gene H. McAllister. «A Low-Spurious Low-Power 12-bit 160-MS/s DAC in 90-nm CMOS for Baseband Wireless Transmitter». *IEEE Journal of Solid-State Circuits*, vol. 42, no. 3, March 2007.

[143] Fang-Ting Chou and Chung-Chih Hung. «Glitch Energy Reduction and SFDR Enhancement Techniques for Low-Power Binary-Weighted Current-Steering DAC». *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 24, no. 6, June 2016.

[144] Офіційний сайт Analog Devices. «*Low Power, 14-Bit, 180 MSPS, Digital-to-Analog Converter and Waveform Generator*». [Електронний ресурс]. Доступ: <http://www.analog.com/media/en/technical-documentation/data-sheets /AD9102.pdf>. Дата звернення: Березень 18, 2018.

[145] Analog Devices. «*Direct Digital Synthesis Primer*». [Електронний ресурс]. Режим доступу: [http://www.ieee.li/pdf/viewgraphs/direct\\_digital\\_synthesis.pdf](http://www.ieee.li/pdf/viewgraphs/direct_digital_synthesis.pdf). Дата звернення: Березень 18, 2018.

[146] Jouko Vankka and Kari A.I. Halonen. «Direct Digital Synthesizers: Theory, Design and Applications». *The Springer International Series in Engineering and Computer Science*, pp. 193, 2001.

[147] Jung Walt. *Op Amp applications handbook*. Analog Devices series, pp. 878, 2005.

*Наукове видання*

**Азаров Олексій Дмитрович  
Муращенко Олександр Геннадійович  
Черняк Олександр Іванович**

**ГЕНЕРУВАННЯ ВИСОКОЛІНІЙНИХ  
ПИЛКОПОДІБНИХ СИГНАЛІВ  
НА БАЗІ ЦАП З НИЗЬКОГЛІТЧЕВИМ КОДУВАННЯМ**

Монографія

Редактор С. Малішевська

Оригінал-макет підготовлено О. Черняком

Підписано до друку 14.04.2021  
Формат 29,7×42¼. Папір офсетний.  
Гарнітура Times New Roman.  
Друк різнографічний. Ум. др. арк. 7,62.  
Наклад 28 пр. Зам № В2021-03

Вінницький національний технічний університет,  
ІРВЦ ВНТУ,  
21021, м. Вінниця, Хмельницьке шосе, 95,  
ВНТУ, ГНК, к. 114.  
Тел. (0432) 65-18-06.

**press.vntu.edu.ua**; *email*: [irvc.vntu@gmail.com](mailto:irvc.vntu@gmail.com).

Свідоцтво суб'єкта видавничої справи  
серія ДК № 3516 від 01.07.2009 р.

Віддруковано ФОП Барановська Т. П.  
21021, м. Вінниця, вул. Порика, 7.  
Свідоцтво суб'єкта видавничої справи  
серія ДК № 4377 від 31.07.2012 р.