

С 10 2001/075
004.3


Б 61

Линський, В. А. Гикавий, А. О. Мельничук

ЦИФРОВА СХЕМОТЕХНІКА

ЧАСТИНА 1

Базові поняття цифрової схемотехніки



Міністерство освіти і науки, молоді та спорту України
Вінницький національний технічний університет

Й. Й. Білинський, В. А. Гикавий, А. О. Мельничук

ЦИФРОВА СХЕМОТЕХНІКА
ЧАСТИНА 1

Базові поняття цифрової схемотехніки

Навчальний посібник

Вінниця
ВНТУ
2011

УДК 621.38.061 (075.8)

ББК 32.973.2

Б 61

Рекомендовано до друку Вченою радою Вінницького національного технічного університету Міністерства освіти і науки України (протокол № 5 від 23.12.2010 р.)

Рецензенти:

Ю. В. Куц, доктор технічних наук, професор

В. П. Манойлов, доктор технічних наук, професор

М. А. Філіппюк, доктор технічних наук, професор

Білинський, Й. Й.

Б61 Цифрова схемотехніка. Частина 1. Базові поняття цифрової схемотехніки : навчальний посібник / Й. Й. Білинський, В. А. Гикавий, А. О. Мельничук. – Вінниця: ВНТУ, 2011. – 133с.

У навчальному посібнику розглядаються основи теорії цифрової схемотехніки. Зокрема розглядаються питання: основи теорії сигналів та кодування інформації, елементна база цифрової схемотехніки, методи синтезу та розрахунку цифрових елементів, основні параметри та характеристики цифрових інтегральних мікросхем.

Метою навчального посібника є познайомити читача з основами цифрової схемотехніки, принципами проектування цифрових елементів, сучасною елементною базою цифрових мікросхем. Велика увага приділяється прикладам синтезу та розрахунку цифрових логічних елементів.

УДК 621.38.061 (075.8)

ББК 32.973.2

ЗМІСТ

ВСТУП.....	4
1 ІНФОРМАЦІЙНІ ОСНОВИ ЦИФРОВОЇ СХЕМОТЕХНІКИ.....	5
1.1 Сигнали, види сигналів і їх характеристики.....	6
1.2 Системи числення.....	15
1.3 Основні закони алгебри логіки.....	28
 2 ЕЛЕМЕНТИ ЦИФРОВОЇ СХЕМОТЕХНІКИ.....	44
2.1 Параметри та характеристики логічних елементів.....	45
2.2 Елементна база цифрової схемотехніки.....	49
2.3 Інтегральні технології логічних схем.....	77
 3 СИНТЕЗ ТА РОЗРАХУНОК ЛОГІЧНИХ СХЕМ.....	80
3.1 Синтез ТТЛ, І2Л, Е3Л, та КМОН-схем.....	80
3.2 Приклади розрахунку логічних елементів.....	91
3.3 Пристрої узгодження та перетворення рівнів і їх розрахунок.....	102
 4 ІНТЕГРАЛЬНІ МІКРОСХЕМИ: ЗАГАЛЬНІ ВІДОМОСТІ, КЛАСИФІКАЦІЯ, УМОВНО-ГРАФІЧНЕ ПОЗНАЧЕННЯ, МАРКУВАННЯ.....	111
4.1 Основні поняття інтегральних мікросхем.....	111
4.2 Корпуси та маркування логічних елементів.....	112
4.3 Параметри серій мікросхем.....	119
4.4 Рекомендації по вибору серій ІС	124
ДОДАТОК А.....	128
СЛОВНИК ТЕРМІНІВ.....	130
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ.....	132

ВСТУП

Інформатизація суспільства – важлива задача, що потребує інтенсивного розвитку обчислювальної техніки та інших засобів обробки інформації. Ера цифрової електроніки, яка почалася на початку 60-х років минулого століття, бурхливо розвивається й сьогодні та згідно із законом Мура кількість транзисторів на кристалі мікросхеми подвоюється кожні 24 місяці. Якщо така тенденція продовжиться, то потужність обчислювальних пристрій і далі експоненціально зростатиме протягом відносно короткого проміжку часу.

Всі різноманітні засоби цифрової техніки: ЕОМ, мікропроцесорні системи вимірювань та автоматизації технологічних процесів, цифровий зв'язок і телебачення будуються на елементній базі, у склад якої входять різні за рівнем складності цифрові мікросхеми та пристрой – від логічних елементів, що виконують найпростіші операції, до складних програмованих кристалів, що містять мільйони логічних елементів. Тому метою навчального посібника є познайомити читача з основами цифрової схемотехніки, принципами проектування цифрових елементів, сучасною елементною базою цифрових мікросхем.

В основу посібника покладено курс лекцій з дисципліни «Цифрова схемотехніка».

Посібник складається з 4 розділів, що містять базові поняття, інформаційні основи та елементну базу цифрової схемотехніки, синтез та розрахунок цифрових елементів і пристрій, параметри та характеристики інтегральних мікросхем.

Посібник адресований для широкого кола читачів, які займаються розробкою цифрових схем і пристрій та розрахованний для студентів бакалаврського напрямку 6.050801 – «Мікро- та наноелектронні прилади та пристрой», 6.050802 – «Електронні прилади та пристрой» та може бути корисним студентам інших спеціальностей.

1 ІНФОРМАЦІЙНІ ОСНОВИ ЦИФРОВОЇ СХЕМОТЕХНІКИ

Широке застосування комп'ютерів сприяє науково-технічному розвитку. Сфера використання цифрової апаратури охоплює практично всі види людської діяльності.

Цифрова обчислювальна система – фізична система, призначена для алгоритмічної обробки інформації, поданої сигналами. У широкому сенсі слова інформація є відображенням реального світу. **Інформація** – єдиний невичерпний ресурс життезабезпечення. Більше того, її об'єм на сьогодні подвоюється щорічно. Інформація, підготовлена для обробки на цифровій апаратурі, називається даними.

Інформаційний процес включає в себе такі етапи:

- збирання інформації від різних джерел і подання її в формі, що необхідна для введення в комп'ютер;
- передача (пересилка) інформації від джерела до приймача;
- зберігання – процес передачі інформації у часі;
- обробка – систематичне виконання операції над даними;
- видача результату обробки користувачу.

На всіх цих етапах використовують засоби цифрової схемотехніки. До інформації висувають такі вимоги:

- коректність (однозначність сприйняття);
- цінність (корисність) і оперативність (актуальність);
- точність, достовірність і стійкість (здатність реагувати на зміни вихідних даних);
- достатність (повнота) – паявність мінімально необхідного об'єму інформації для прийняття правильного рішення.

Упорядковану послідовність символів (букв, цифр, математичних знаків, призначених для передачі інформації), закодовану в матеріальній формі, називають повідомленням.

Інформаційне повідомлення завжди пов'язане із джерелом і приймачем інформації, з'єднаних каналом передачі (рис. 1.1.).

Джерелом і приймачем інформації можуть бути як люди, так і технічні пристрой (комп'ютери, сенсори, індикатори, та ін.). Каналом передачі (зв'язку) називається сукупність пристрой, що мають один вхід і один вихід, призначений для передачі інформації на відстань.

Повідомлення можуть мати різні форми: звук, текст, зображення, зображення, електричну напругу від датчиків і т. д.




Рисунок 1.1 – Інформаційна модель каналу передачі

1.1 Сигнали, види сигналів і їх характеристики

Сигнал – це будь-яка фізична величина (наприклад, температура, тиск повітря, інтенсивність світла, сила струму й т. д.), що змінюється в часі. Саме завдяки цій зміні сигнал може нести в собі якесь інформацію. Електричний сигнал – це електрична величина (наприклад, напруга, струм, потужність), що змінюється в часі.

Аналоговий сигнал – це сигнал, що може приймати будь-які значення в певних межах (наприклад, напруга може плавно змінюватися в межах від нуля до десяти вольтів). Назва "анalogовий" означає, що сигнал змінюється аналогічно фізичній величині, тобто неперервно.

Цифровий сигнал – це сигнал, що може приймати тільки два (іноді – три) значення з деякими відхиленнями від цих значень (рис. 1.2). Наприклад, напруга може приймати два значення в межах: від 0 до 0,5 В (рівень нуля) або від 2,5 до 5 В (рівень одиниці). Пристрої, що працюють винятково із цифровими сигналами, називаються цифровими пристроями.




Рисунок 1.2 – Електричні сигнали: аналоговий (зліва) і цифровий (справа)

В природі практично всі сигнали є аналоговими. Саме тому перші електронні пристрої були аналоговими. Вони перетворювали фізичні величини в пропорційні їм напругу або струм, робили над ними якісь операції й потім виконували зворотні перетворення у фізичні величини. Але аналогові сигнали й працююча з ними аналогова електроніка мають певні недоліки, пов'язані саме із природою аналогових сигналів. Справа в тому, що аналогові сигнали чутливі до дії різних паразитних сигналів – шумів і заходів.

Шум – це внутрішні хаотичні слабкі сигнали будь-якого електронного пристрою (мікрофона, транзистора, резистора і т. д.).

Завади – це сигнали, що впливають на електронну систему ззовні та спотворюють корисний сигнал (наприклад, електромагнітні випромінювання від радіопередавачів або від трансформаторів). Крім того, при обробці сигналів (наприклад, при фільтрації) ще й спотворюється їхня форма через недосконалість електронних пристрій. А при передачі на великі відстані й при зберіганні сигнали до того ж і послаблюються.

У випадку аналогових сигналів все це істотно погіршує корисний сигнал, тому що всі його значення дозволені. Тому кожне перетворення, кожне проміжне зберігання, кожна передача по кабелю погіршує аналоговий сигнал, іноді аж до його повного знищення. Треба ще врахувати, що всі шуми й завади принципово не піддаються точному розрахунку, тому точно описати поведінку будь-яких аналогових пристрій абсолютно неможливо. До того ж згодом параметри всіх аналогових пристрій змінюються через старіння елементів, тому характеристики цих пристрій не залишаються постійними.

На відміну від аналогових, цифрові сигнали, що мають усього два допустимих значення, захищені від дії шумів і завад набагато краще. Невеликі відхилення від допустимих значень нікак не спотворюють цифровий сигнал, тому що завжди існують зони допустимих відхилень (рис. 1.3).




Рисунок 1.3 – Спотворення шумами аналогового (ліворуч) і цифрового (праворуч) сигналів

Саме тому цифрові сигнали допускають набагато більш складну й багатоступеневу обробку, триваліше зберігання без втрат і набагато якіснішу передачу, ніж аналогові. До того ж поведінку цифрових пристрій завжди можна абсолютно точно розрахувати й передбачити. Цифрові пристрії набагато менше піддані старінню, тому що невелика зміна їх параметрів ніяк не відбувається на функціонуванні. Крім того, цифрові пристрії простіше

проектувати й налагоджувати. Всі ці переваги забезпечують бурхливий розвиток цифрової електроніки.

Однак і у цифрових сигналів є недоліки. Справа в тому, що на кожному зі своїх дозволених рівнях цифровий сигнал повинен залишатися хоча б протягом якогось мінімального часового інтервалу, інакше його неможливо буде розпізнати. А аналоговий сигнал може приймати будь-яке своє значення нескінченно малий час. Можна сказати й інакше: аналоговий сигнал визначений у безперервному часі (тобто, в будь-який момент часу), а цифровий – у дискретному (тобто, тільки у виділені моменти часу). Тому максимально досяжна швидкодія аналогових пристрій завжди принципово більша, ніж цифрових. Швидкість обробки й передачі інформації аналоговим пристроєм завжди може бути вища, ніж швидкість обробки й передачі цифровим пристроєм. Крім того, цифровий сигнал передає інформацію тільки двома рівнями й зміною одного свого рівня на інший, а аналоговий – ще й кожним поточним значенням свого рівня, тобто він емніший з точки зору передачі інформації. До того ж, як вже відзначалось, у природі всі сигнали – аналогові, тобто для перетворення їх у цифрові й зворотні перетворення потрібне застосування спеціальної апаратури (аналогоцифрових і цифро-анalogових перетворювачів).

Імпульси, імпульсні послідовності. Підтримувати стабільність і точність аналогових пристрій досить важко. На їх роботу впливають: технологічні допуски, які закладаються у процесі виробництва електронних компонентів, коливання температури, напруги живлення, космічне випромінювання, шуми і наводки, що створюються електронними приладами, іншими колами та пристроями.

До того ж реалізація математичних і логічних операцій у більшості випадків дуже складна, або навіть неможлива у роботі з аналоговими сигналами. Для того, щоб упевнитись у цьому, достатньо спробувати реалізувати на аналогових компонентах будь-яку з відомих констант. Рекомендовано провести такий дослід: використовуючи операційний підсилювач і решту реальних компонентів, реалізувати схему підсилювача так, щоб на виході підтримувалась напруга у вольтах, рівна за величиною числу $\pi=3,14159\dots$. На практиці забезпечити точність відтворення такого аналогового сигналу навіть з похибкою 1% досить складно.

Окрім синусоїдальних, як базові сигнали часто використовують різні за формою імпульсні послідовності.

На рис.1.4. наведений типовий одиничний імпульс та наведені у взаємозв'язку його амплітудні та часові параметри.

До амплітудних належать U_m – максимальне значення параметра імпульсу (його амплітуда); ΔU – спад вершини, що визначається між рівнями $0,1U_m$ і $0,9U_m$. До часових відносяться: t_ϕ , t_c – тривалість фронту та спаду імпульсу; t_l – тривалість імпульсу.




Рисунок 1.4 – Одиничний імпульс

Параметри імпульсу у часі можуть змінюватись у широких межах і, як результат, одиничні імпульси можуть мати різну форму: експоненціальну, пилкоподібну, трикутну.

На рис. 1.5 зображені імпульси експоненціальної, пилкоподібної та трикутної форми.




Рисунок 1.5 – Експоненціальний, пилкоподібний та трикутний імпульси

Імпульсна послідовність характеризується наявністю пауз між імпульсами. За паузу тривалістю t_n обирають нульовий рівень напруги чи струму або такий рівень, який прирівнюються до нульового (рис. 1.6). Якщо тривалість імпульсів і пауз між ними у послідовності не змінюється, то говорять про періодичну послідовність, яка характеризується періодом $T=t_i+t_n$, коефіцієнтом заповнення $S=t_i/T$ та шпаруватістю $q=S^l$.




Рисунок 1.6 – Імпульсна послідовність

У теоретичних дослідженнях часто використовують ідеалізації імпульсів. Перша з них – це функція ввімкнення або функція Хевісайда. У загальному випадку функцію ввімкнення, зміщену щодо початку осі координат на величину t_0 , записують у такому вигляді:

$$\sigma(t - t_0) = \begin{cases} 0, & \text{якщо } t < t_0; \\ 0.5, & \text{якщо } t = t_0; \\ 1, & \text{якщо } t > t_0. \end{cases} \quad (1.3)$$

У теорії сигналів функції ввімкнення широко використовують для опису розривних та імпульсних сигналів.

Розглянемо імпульсний сигнал прямокутної форми, зображений на рис. 1.7.




Рисунок 1.7 – Імпульсні сигнали

Його запис в аналітичній формі:

$$V(t, \xi) = \frac{\sigma\left(t + \frac{\xi}{2}\right) - \sigma\left(t - \frac{\xi}{2}\right)}{\xi}. \quad (1.4)$$

Особливість цього імпульсу полягає в тому, що за будь-якої величини параметра ξ його площа постійна і дорівнює одиниці:

$$S = \int_{-\infty}^{+\infty} V(t) dt = 1. \quad (1.5)$$

Якщо $\xi \rightarrow 0$, враховуючи незмінність площин (1.5), (1.6), амплітуда імпульсу $V(t, \xi)$ повинна збільшуватись до нескінченності.

Межа функції $V(t, \xi)$, якщо $\xi \rightarrow 0$ має назву дельта-функції, або функції Дірака [3]:

$$\delta(t) = \lim_{\xi \rightarrow 0} V(t, \xi). \quad (1.6)$$

Таким чином, дельта-функція, будучи рівною нулю всюди, окрім точки $t=0$, характерна одиничним значенням інтегралу $\int_{-\infty}^{+\infty} \delta(t) dt = 1$ і є математичною моделлю короткого імпульсу одиничної площині.

Особливість дельта-функції – її фізична розмірність збігається з розмірністю частоти.

Для передавання інформації імпульсною послідовністю остання модулюється за аналогією із синусоїдою. Залежно від модульованого параметра розрізняють модуляції: амплітудно-імпульсну (AIM), широтно-імпульсну (ШІМ), часоімпульсну, яка у свою чергу поділяється на фазово-імпульсну (ФІМ) та частотно-імпульсну (ЧІМ).

Рис. 1.7. ілюструє особливості модуляції імпульсної послідовності $x(t)$ (рис. 1.7, б)) функцією $x_\mu(t)$ (рис. 1.7, а)) відповідно до AIM ($x_A(t)$, рис. 1.7, в)), ШІМ ($x_W(t)$ рис. 1.7, г)), ЧІМ ($x_q(t)$ рис. 1.8, д)).




Рисунок 1.7 – Модуляція імпульсної послідовності

Перевага імпульсних сигналів порівняно з аналоговими полягає у тому, що за однакової середньої потужності імпульсного та аналогового сигналу, енергія перших концентрується в інтервалі тривалості імпульсу. Тому у випадку коротких імпульсів миттєве значення потужності імпульсу набагато перевищує її середнє значення. Завдяки цьому відносний вплив зовнішніх факторів на сигнал є значно меншим.

У процесі передавання інформації часто використовуються операції перетворення неперервного сигналу на імпульсний та навпаки. Операція перетворення неперервного сигналу на імпульсний наочно проілюстрована на рис. 1.8.




Рисунок 1.8 – Квантування сигналу за часом

Для перетворення аналогового сигналу на імпульсний необхідно здійснити дискретизацію (квантування) за часом. Це означає, що неперервний час осі t змінюється з дискретним кроком (періодом дискретизації) T .

Залежно від способу реалізації дискретизації за часом сформована імпульсна послідовність може мати різний математичний опис. У перетворенні інформаційних сигналів для цього використовують дельта-функцію (1.6) завдяки особливості її згортки:

$$\int_{-\infty}^{+\infty} x(t) \delta(t - nT) dt = x(nT). \quad (1.7)$$

Ця особливість відображає фільтрувальну властивість дельта-функції і полягає у тому, що після виконання операцій множення та інтегрування функція $x(t)$ буде визначеною лише в точках дискретизації за часом nT (тобто, функція визначається з точністю до кроку дискретизації nT). Функція (1.7) називається дискретною. Величну кроку дискретизації за часом обирають відповідно до необхідної точності відтворення неперервного сигналу.

Дискретні значення функції $x(nT)$ можуть використовуватись для відновлення сигналу. Знову ж таки, на практиці використовують широкий спектр методів відновлення сигналу із квантованої послідовності імпульсів.

Це може бути лінійна апроксимація (рис. 1.9, а), ступінчаста (рис. 1.9, б) або перетворення на імпульсні послідовності із заданими видами модуляції (рис. 1.9, в).




Рисунок 1.9 – Апроксимація сигналу

Оцифрування аналогових сигналів. Для використання сучасних засобів обробки сигналів поряд із дискретизацією за часом використовують дискретизацію за рівнем. Цей спосіб дискретизації, який часто називають квантуванням за рівнем, полягає у тому, що безперервна множина значень рівнів заміниться дискретною з кроком Δx (рис. 1.10).




Рисунок 1.10 – Дискретизація сигналу за рівнем

Фактично квантування за рівнем являє собою округлення значень $x(nT)$ функції $x(t)$ із заданою точністю. Квантування за рівнем може бути рівномірним і нерівномірним. За рівномірного квантування кількість можливих рівнів m дорівнює:

$$m = \frac{x_{\max} - x_{\min}}{\Delta x}, \quad (1.8)$$

де x_{\max} , x_{\min} – відповідно верхня і нижня межа зміни сигналу $x(t)$.

Величина Δx позначає похибку, що має місце у разі заміни поточного значення $x(t)$ його дискретним рівнем $i \cdot \Delta x = x_i$. Ця похибка, яку обчислюють за формулою $\xi(x) = x(nT) - x_i$, називається шумом квантування за рівнем, будь-якому значенню змінної $x(t)$, що потрапляє в інтервал $\left[x_i - \frac{\Delta x}{2}, x_i + \frac{\Delta x}{2} \right]$, надається рівень x_i , то похибка $\xi(x)$ не повинна перевищувати половини кроку квантування: $|\xi(x)| = \frac{\Delta x}{2}$.

У теорії сигналів широко використовують ймовірнісну оцінку шумів квантування.

Важливою характеристикою будь-якого сигналу є його інформативність, яка визначається кількісною характеристикою інформації. Для її визначення розглянемо спрощену модель реального сигналу, заданого на інтервалі часу T_c і квантованого за часом та за рівнем.

Кількість можливих рівнів квантування m визначають за формулою (1.9). Оскільки в кожний дискретний момент часу сигнал може набути одного з m можливих значень, то за час T_c кількість можливих комбінацій сигналу дорівнює $C_c = m^n$.

Число C_c дає комбінаторну оцінку кількості інформації, що міститься у дискретному сигналі. Недолік використання C_c як міри інформації полягає в нелінійності від величини n , тобто від тривалості інтервалу T_c . Тому як міру кількості інформації I використовують логарифмічне перетворення від C_c :

$$I = \log_b C_c = n \log_b m, \quad (1.9)$$

в якому маємо лінійну залежність між вказаними параметрами. Вибір параметра b впливає лише на розмірність, тобто на одиницю вимірювання кількості інформації. Найчастіше обирають $b=2$, при цьому I вимірюється у бітах. Один біт – найменша кількість інформації, що відповідає одному з двох рівно можливих повідомлень (так – ні; ввімкнути – вимкнути тощо). Повідомлення в якому міститься набір з кількох бітів, називається словом. Слово з 8 біт називається байтом. Якщо, наприклад, припустити, що кількість рівнів квантування m описується словом з 1 байта, то це означає, що весь діапазон рівнів $x_{\max} - x_{\min}$ розбивається на $m = 2^8 = 256$ кроків, функція визначатиметься з похибкою $\xi(x) = (256 \cdot 2)^{-1}(x_{\max} - x_{\min})$ і в кожний дискретний момент часу може передаватись повідомлення про одне з її 256 можливих значень.

Звернувшись знову до процесу перетворення сигналів і взявши за «1» наявність короткочасного імпульсу, а за «0» - його відсутність, кожен відлік сигналу можна передати у вигляді одиниць та нулів.

Оскільки сигнали передаються переважно за допомогою провідників, то слово з одного байта може передаватись двопровідною лінією як послідовність «0» та «1» у певні дискретні моменти часу. При цьому як передавач інформації, так і приймач повинні працювати в узгодженному дискретному часі. Така форма передавання інформації називається послідовністю і використовується у довгих лініях зв'язку. У коротких лініях застосовується паралельна форма, за якої до кожного біта слова, що передається, використовується свій провідник (паралельний формат).

1.2. Системи числення

Числова інформація характеризується:

- системою числення (двійкова, вісімкова, десяткова, та ін.);
- видом числа (числа дійсні, натуральні, комплексні, масиви);
- типом числа (змішані, цілі, дробові);
- формою подання числа (місце коми): з фіксованою, плаваючою комою;
- розрядною сіткою і форматом числа;
- діапазоном і точністю подання чисел;
- способом қодування від'ємних чисел: прямим, оберненим і додатковим кодами;
- алгоритмами виконання арифметичних операцій.

Системою числення називається сукупність цифр і правил для запису чисел. Запис числа в певній системі числення називається його кодом. Всі системи числення поділяються на позиційні і непозиційні. Для запису чисел в позиційній системі числення використовують певну кількість графічних знаків (цифр і букв), що відрізняються один від одного. Кількість таких знаків називається основою позиційної системи числення. В комп'ютерах використовуються позиційні системи з різними основами.

Система числення з основою два (цифри 0,1) називається двійкою, система з основою вісім (0,1,2,3,4,5,7) – вісімкова, система з основою десять (0,1,2,3,4,5,7,8,9) – десяткова, система з основою шістнадцять (0,1,2,3,4,5,7,8,9,A,B,C,D,E,F) – шістнадцяткова.

В позиційних системах числення значенняожної цифри визначається її позицією в числі. окремі позиції в записі числа називають розрядами, а номер позиції – номером розряду. Кількість розрядів в запису числа називається його розрядністю і збігається з довжиною числа.

В непозиційних системах числення значення кожної цифри не залежить від її позиції. Найвідомішою непозиційною системою є римська.

Недоліком непозиційної системи є відсутність нуля і формальних правил запису чисел і відповідно арифметичних дій із ними.

Число в позиційній системі можна зобразити поліномом:

$$A_q = a_k \cdot q^k + a_{k-1} \cdot q^{k-1} + \dots + a_0 \cdot q^0 + \dots + a_{-1} \cdot q^{-1} + \dots + a_{-m} \cdot q^{-m} = \sum_{i=-m}^k a_i \cdot q^i, \quad (1.11)$$

де q - основа системи числення,

q^i - вага позиції,

$a_i \in \{0, 1, \dots, (q-1)\}$ - цифри в позиціях числа,

$0, 1, \dots, k$ - номери розрядів цілої частини числа,

$-1, \dots, m$ - номери розрядів дробової частини числа.

На практиці застосовують скорочений запис полінома (1.11) у вигляді послідовності цифр із знаком, залежно від типу числа.

Для мішаного числа:

$$A_q = \pm a_k a_{k-1} \dots a_1 a_0, a_{-1} \dots a_{-m}, \quad (1.12)$$

Для цілого числа:

$$A_q = \pm a_k a_{k-1} \dots a_1 a_0, \quad (1.13)$$

Для правильного дробу:

$$A_q = \pm 0, a_{-1} a_{-2} \dots a_{-m}, \quad (1.14)$$

Для переведення цілого числа із однієї системи числення в іншу необхідно розділити число, яке переводиться, на нову основу за правилами вихідної системи. Отримана перша остача є значенням молодшого розряду в новій системі, а цілу частину від ділення необхідно знову поділити. Цей процес продовжується до отримання недільмої цілої частини. Результат записують в порядку, зворотному отриманому у вигляді формули.

Для переводу правильного дробу із однієї системи числення в іншу необхідно, діючи за правилами вихідної системи, помножити число, що переводиться, на основу нової системи; від результату відділити цілу частину, а дробову частину, що залишиться, знову помножити на цю основу. Процес такого множення повторюється до отримання заданої кількості цифр. Результат записується як цілі частини добутку в порядку їх отримання, що розміщуються у вигляді формули (1.14).



ПРИКЛАД

Переведення цілого десяткового числа $A = 118$ в двійкове наведено в таблиці 1.1.

Таблиця 1.1 – Переведення цілого десяткового числа $A = 118$ в двійкове

Вихідне число	Ціла частина від ділення	Остача
118/2	59	0 - a_0
59/2	29	1 - a_1
29/2	14	1 - a_2
14/2	7	0 - a_3
7/2	3	1 - a_4
3/2	1	1 - a_5
1/2	-	1 - a_6

Результат:

$$A = 118_{10} = 1110110_2.$$

Виконаємо переведення десяткового числа меншого одиниці згідно з формuloю (1.14).



ПРИКЛАД

Переведення правильного десяткового дробу $A=0,625$ в двійкове число з точністю до четвертого знака:

$$\begin{array}{ll}
 0, & 625/2 \quad 0; \\
 1 & 250/2 \quad a_{-1}=1; \\
 0 & 500/2 \quad a_{-2}=1; \\
 1 & 000/2 \quad a_{-3}=1; \\
 0 & 000 \quad a_{-4}=0.
 \end{array}$$

Результат: $A = 0,625_{10} = 0,1010_2.$

Для переведення мішаних чисел в двійкову систему потрібно окремо переводити їх цілу і дробову частину. В записі результату ціла частина переводу відділяється від дробової відповідно до формули (1.12).



ПРИКЛАД

Переведення десяткового мішаного числа $A = 118,625_{10}$ в двійкове. Використовуючи результати переведення цілого числа 118 і дробового числа в попередніх прикладах, запишемо результат:

$$\text{Результат: } A = 118,625_{10} = 1110110,1010_2.$$

У вісімкових і шістнадцяткових числах основи системи числення кратні степені двійки: $2^3=8$; $2^4=16$. Тому переведення цих чисел у двійкові реалізується дуже просто: кожну цифру записують трьома двійковими цифрами (тріадами) для вісімкових чисел і чотирма двійковими цифрами (тетрадами) для шістнадцяткового числа у напрямку вліво і вправо від коми. При цьому крайні незначущі нулі опускаються.



ПРИКЛАД

Переведення вісімкових і шістнадцяткових чисел у двійкові:

$$A = 305,42_8 = \overbrace{011}^3 \overbrace{000}^0 \overbrace{101}^5 \overbrace{100}^4 \overbrace{010}^2_2;$$

$$A = 7AB,EE_{16} = \overbrace{0111}^7 \overbrace{1010}^A \overbrace{1011}^B \overbrace{1110}^E \overbrace{1111}^F_2$$

Для переведення двійкового числа у вісімкове вихідне число розбивають на тріади вліво від коми, крайні цифри, що відсутні, доповнюють нулями. Потім кожну тріаду записують вісімковою цифрою. Аналогічно виконується переведення двійкового числа в шістнадцяткове, при цьому виділяють тетради, що заміняються шістнадцятковими числами.

Формат – спосіб розміщення компонентів числа в розрядній сітці, тобто по послідовність позиції знака, мантиси, порядку і т. д. Розрядна сітка – сукупність запам'ятовуючих елементів для розміщення одного двійкового числа. Для різних цифрових обчислювальних систем може дорівнювати 8, 16, 32, 64 і більше розрядів.

В цифрових обчислювальних системах використовуються дві форми представлення числа:

- з фіксованою комою перед старшим розрядом числа (для правильного дробу) чи після молодшого (для цілого числа);
- з плаваючою комою, положення якої задається порядком числа.

У форматі із плаваючою комою число N представляється в наступному вигляді:

$$N = m \cdot q^p, \quad (1.15)$$

де m – мантиса,

p – порядок,

q – основа системи числення.

Місце коми в обох форматах встановлюється неявно, без використання додаткових розрядів. За традицією нумерація розрядів в цифрових автоматах здійснюється справа наліво, а в мікропроцесорах – зліва направо.

В числах зі знаком виділяють додатковий знаковий розряд (зазвичай крайній зліва). В ньому для знака плюс використовується «0», а для знака мінус – «1». В числах без знака всі розряди числа визначають модуль числа. Формати двійкових дробових і цілих чисел зі знаком, з нумерацією розрядів справа наліво і значенням їх ваги показані на рис. 1.11.

Числа в розрядну сітку записують відповідно до ваги позицій. Не зайняті розряди заповнюють нулями, як це показано на рис. 1.12 для чисел $+0,725_{10} = +0,10111_2$ і $-47_{10} = -10111_2$.

7	6	5	4	3	2	1	0		7	6	5	4	3	2	1	0
\pm	2^1	2^2	2^3	2^4	2^5	2^6	2^7		2^1	2^2	2^3	2^4	2^5	2^6	2^7	
a)										б)						

Рисунок 1.11 – Формати двійкових дробових і цілих чисел зі знаком

7	6	5	4	3	2	1	0		7	6	5	4	3	2	1	0
0	1	0	1	1	1	0	0		1	0	1	0	1	1	1	1
а)										б)						

Рисунок 1.12 – Розрядна сітка чисел

Для запису знака числа, заміни операції віднімання чисел додаванням їх кодів, а також визначення переповнення розрядної сітки використовують прямий, обернений та додатковий коди, де для подання знака числа відводиться знаковий розряд, що розміщується зліва від числа і відділяється комою. В знаковий розряд записують нуль (для додатного числа) і оди-

ніцю (для від'ємного). Кому в машинному коді в явному вигляді не познаємо, а тільки маємо на думці.

Числа, що подані в прямому і додатковому кодах називають машинними зображеннями. Вони складаються із знакового розряду і цифрової частини (модуля числа). Додатні числа у всіх кодах записуються однаково. Якщо позначити машинні зображення числа A в прямому коді $[A]_{np}$, в оберненому коді $[A]_{ss}$ і в додатковому коді $[A]_d$, то для додатних чисел маємо:

$$[A]_{np} = [A]_{ss} = [A]_d . \quad (1.16)$$

Для від'ємних чисел з довжиною мантиси k коди бітів визначають за такими правилами:

прямий код:

$$[A]_{np} = \begin{cases} 1 + |A| - \text{для дробу} \\ 2^k + |A| - \text{для цілого числа,} \end{cases} \quad (1.17)$$

Обернений код:

$$[A]_{ss} = \begin{cases} 2 - |A| - 2^{-k} - \text{для дробу} \\ 2^{k+1} - |A| - \text{для цілого числа,} \end{cases} \quad (1.18)$$

Додатковий код:

$$[A]_{np} = \begin{cases} 2 - |A| - \text{для дробу} \\ 2^{k+1} - |A| - \text{для цілого числа.} \end{cases} \quad (1.19)$$

Обернений код від'ємного числа формується із його коду після інвертування значень розрядів цифрової частини, тобто заміною нуля на одиницю і одиниці на нуль; значення знакового розряду не змінюється. Додатковий код від'ємного двійкового числа формується із його оберненого коду, пляхом додавання одиниці до молодшого розряду.

Із цих прикладів видно, що обернений і додатковий коди цілих і дробових чисел за виглядом запису збігаються, розбіжності між ними відображені в алгоритмах обробки інформації.

Для переходу від оберненого коду від'ємного числа до прямого коду потрібно інвертувати значення розряду. Для переходу від додаткового коду від'ємного числа до прямого коду спочатку отримують його обернений код, а потім додають одиницю до молодшого розряду.



ПРИКЛАД

Запис двійкових чисел $A=1010_2$ і $B=-1010_2$ в прямих кодах:

$$[A]_{np} = 0,1010; [B]_{np} = 1,1010.$$



ПРИКЛАД

Подання в оберненому і додатковому кодах двійкових чисел: цілого $A=1001_2$ і дробового $B=1001_2$: $[A]_{\text{зп}} = 1,0110$; $[A]_{\text{д}} = 1,0111$; $[B]_{\text{зп}} = 1,0111$; $[B]_{\text{д}} = 1,0111$.

Модифікований код. Важлива особливість оберненого і додаткового кодів полягає в тому, що в процесі виконання операції додавання-віднімання не відбувається переповнення цифрової частини числа і переносу в знаковий розряд. Переповнення виникає тільки в знаковому розряді. Так буває тому, що сума двох доданків за модулем менше одиниці.

При розв'язуванні реальних задач часто важко визначити наперед, чи буде сума двох доданків менше одиниці. Для попередження переповнення можна вводити додаткові обмеження на величину доданків, що слугують діапазоном чисел, з якими оперує машина. І те, і інше є неприйнятним.

Розглянемо такий приклад:

$$X = -0,101 \text{ Додатковий код } 1.011 = [X]_{\text{дк}}$$

$$Y = -0,111 \text{ } 1.001 = [Y]_{\text{дк}}$$

$$S = X + Y \text{ } 0.100 = [S]_{\text{дк}}$$

Тобто, отримуємо неправильний результат як за знаком, так і у цифровій частині.

Ще один приклад:

$$X = +0,101 \text{ В будь-якому із розглянутих } 0.101 = [X]_{\text{дк,ок}}$$

$$Y = +0,111 \text{ кодів маємо } 0.111 = [Y]_{\text{дк,ок}}$$

$$S = X + Y \text{ } 1.100 = [S]_{\text{дк,ок}}$$

Тобто, і в цьому випадку переповнення в цифровій частині спотворює результат операції.

Можна зауважити, що переповнення числової сітки відбувається у випадку однакових знаків доданків, оскільки саме у цьому випадку модуль результату перевищує модулі кожного із доданків, сам факт переповнення може бути зафікований зміною знака результату.

Таким чином, одним із способів фіксації переповнення є автоматичне визначення переходу від однакових знаків доданків до протилежного знака результату.

Але такий спосіб фіксації переповнення незручний, оскільки попередньо знаки доданків повинні запам'ятуватись, порівнюватись між собою і після отримання результату.

Існує інший принцип фіксації переповнення. Цей принцип базується на застосуванні так званих модифікованих кодів. Очевидно, що при перевільні розрядної сітки обчислення необхідно припинити чи, принаймні, виробити спеціальну ознаку переповнення, а рішення про припинення обчислень покласти на людину.

Сутність модифікованих кодів полягає у тому, що до знакового розряду додається ще один розряд:

"+" ставиться у відповідність 00

"—" ставиться у відповідність 11

Тоді, за визначенням модифікованим додатковим кодом числа називається

$$[X]_{мдк} = \begin{cases} X, & \text{якщо } X \geq 0 \\ 100 + X, & \text{якщо } X < 0. \end{cases} \quad (1.20)$$

Перенос, що виникає в знакових розрядах, втрачається. В цілому ж модифікований код не відрізняється від простого додаткового. Аналогічно, за визначенням, модифікованим оберненим кодом є:

$$[X]_{мзк} = \begin{cases} X, & \text{якщо } X \geq 0 \\ 100 - (10)^{-n} X, & \text{якщо } X < 0. \end{cases} \quad (1.21)$$

Як і у випадку простого оберненого коду, одиниця переносу, що виникає в знакових розрядах, по колу циклічного переносу додається в молодший розряд цифрової частини числа.

Оскільки в додаванні беруть участь тільки числа менші одиниці, то

$$S = X + Y < 2. \quad (1.22)$$

Тому старший знаковий розряд не може бути спотворений переносом із цифрової частини числа, з іншого боку, перенос, що виникає при додаванні чисел у випадку, коли

$$S = X + Y > 1, \quad (1.23)$$

спотворює молодший знаковий розряд.

Незбіг знакових розрядів після виконання операції вказує на факт наявності переповнення.

При цьому розрізняють два типи переповнення:

- "01" – додатне.
- "10" – від'ємне.

Першому ставиться у відповідність комбінація «01» в знакових розрядах, а другому – «10».



ПРИКЛАД

Модифікований доповнювальний код:

$$a) [X]_{\text{мдк}} = 00.101 \quad +00.101$$

$$[Y]_{\text{мдк}} = 00.111 \quad 00.111$$

$$[S]_{\text{мдк}} = 01.100 - \text{додатне переповнення}$$

$$b) [X]_{\text{мдк}} = 11.101 \quad +11.101$$

$$[Y]_{\text{мдк}} = 11.001 \quad 11.001$$

$$[S]_{\text{мдк}} = 1x10.110 - \text{від'ємне переповнення}$$

Модифікований зворотний код

$$a) [X]_{\text{мок}} = 00.101 \quad +00.101$$

$$[Y]_{\text{мок}} = 00.111 \quad 00.111$$

$$[S]_{\text{мок}} = 01.100 - \text{додатне переповнення}$$

$$b) [X]_{\text{мок}} = 11.010 \quad +11.010$$

$$[Y]_{\text{мок}} = 11.000 \quad 11.000$$

$$\begin{array}{r} 1|10.010 \\ \hline \end{array}$$

$$[S]_{\text{мок}} = 10.011 - \text{від'ємне переповнення}$$

Буквенно-цифровий код використовується для виведення інформації на пристрой відображення, наприклад дисплей чи принтер, а також для введення чи передачі даних використовують буквенно-цифрові коди. Букви, цифри, математичні символи, розділові знаки, символи для рисування ліній, керуючі символи і певні інші кодуються однобайтовими числами. Існують кілька різновидів таких кодів, наприклад: ASCII, КОИ-7, КОИ-8, алльтернативний код ДСТУ, основний код ДСТУ та ін. ASCII і 7-ми бітовий код для обміну інформацією (КОИ-7) відображають перші 128 символів і входять в склад решти кодувань. Додаткові символи і російський алфавіт входять в восьмибітові розширені коди (КОИ-8, алльтернативний і основний). Загальна кількість символів в цих кодах дорівнює 256. Таблиця кількох кодів наведена нижче. Варто відзначити, що нульовий код (NULL) не кодує цифру нуль і взагалі ніяк не відображається. На рис. 1.13 наведено відповідності окремих символів у різних системах кодування.

Символ	Код(HEX)	Символ	Код(HEX)	Символ	Код(HEX)
"нічого"	00	"A"	41	"A"	81
"0"	30	"B"	42	"Б"	82
"1"	31	"C"	43	"В"	83
" "	" "	" "	" "	" "	" "
"9"	39	"Z"	5A	"Я"	9F
";"	3A	"["	5B	"а"	A0

ASCII кодування

альтернативне кодування

Рисунок 1.13 – Записи символів у різних системах кодування

Восьмисегментний код слугує для відображення образу цифри, що висвічується на індикаторі у вигляді набору «0» і «1». Вісім бітів даного коду зображають десяткову цифру чи букву. Прийнята така відповідність між бітами і сегментами:




Рисунок 1.14 – Восьмисегментний код

Нижче наведено бітовий набір для індикації цифри «4». Одиниці зазвичай відповідають висвітленим сегментам.



ПРИКЛАД




Рисунок 1.15 – Восьмисегментний код цифри «4»

Неоднозначність двійкового коду. Набір одиниць і нулів, що зберігається в реєстрі чи комірці пам'яті (двійковий набір), для мікропроцесора нічого не означає. Нехай в реєстрі знаходиться набір із восьми бітів **10000110**. Він може бути інтерпретований як:

- двійкове число = 10000110, що має шістнадцятковий еквівалент «86», вісімковий еквівалент «206», десятковий еквівалент числа без знака «134»;
- додатковий код від'ємного числа «-122»;
- двійково-десятикове упаковане число «86»;
- альтернативний код букви «Ж»;
- код КОИ-8 символу «ф»;
- восьмисегментний код цифри «1.»;
- частина дійсного числа;
- реалізація множини, що включає 3 елементи із 8-ми;
- частина адреси комірки пам'яті чи зовнішнього пристрою;
- код операції і т. д.

Тому варто пам'ятати про це і завжди означувати ту чи іншу послідовність коду.

Арифметичні операції з двійковими числами. Всі операції в цифровій обчислювальній системі виконуються в арифметико-логічному пристрої. Числа, що беруть участь в операціях – операнди. Основною операцією є додавання. Віднімання заміняється на додавання в оберненому чи додатковому кодах. Операції множення та ділення зводяться до численних додавань і зсувів.

Правила виконання операцій додавання, віднімання, множення і додавання за модулем 2 наведені у таблиці 1.2. При додаванні двох одиниць виникає перенос в старший розряд, при відніманні від нуля одиниці потрібно позичити із старшого розряду.

Таблиця 1.2 – Правила виконання логічних операцій

Додавання	Віднімання	Множення	Ділення
$0+0=0$	$0-0=0$	$0*0=0$	$0+0=0$
$0+1=1$	$1-0=1$	$0*1=0$	$0+1=1$
$1+0=1$	$1-1=0$	$1*0=0$	$1+0=1$
$1+1=10 -$ перенос	$0-1=11 -$ займ	$1*1=1$	$1+1=0$

При додаванні двійкових n -розрядних чисел $A = a_n, \dots, a_2, a_1$ і $B = b_n, \dots, b_2, b_1$ результат в кожному розряді визначається за формулами:

$$a_i + b_i + Z_i = S_i + 2 \cdot P_{i+1}, \quad (1.24)$$

$$P_{i+1} = \begin{cases} 0, & \text{при } a_i + b_i \leq 1 \\ 1, & \text{при } a_i + b_i \geq 2, \end{cases} \quad (1.25)$$

де a_i, b_i – значення i-х розрядів;

Z_i – перенос із молодшого розряду;

S_i – результат;

P_{i+1} – перенос у старший розряд.



ПРИКЛАД

Додати двійкові числа $A=-1010$ і $B=-0011$ в оберненому і додатковому кодах:

$$\begin{array}{r} [A]_{\text{зг}} = 1,0101 \\ + [A]_{\text{зг}} = 1,1100 \\ \hline \end{array}$$

$$\begin{array}{r} [A]_d = 1,0101 \\ + [A]_d = 1,1100 \\ \hline \end{array}$$

$$\begin{array}{r} 1,0001 \\ + 1 \\ \hline [C]_{\text{зг}} = 1,0010 \end{array}$$

$$\begin{array}{r} 1,0011 \\ + 1 \\ \hline [C]_{\text{зг}} = -1101_2 \end{array}$$

Множення виконується, починаючи з молодших розрядів множника із зсувом його і суми часткових добутків (СЧД) вправо при нерухомому множенному (рис. 1.16).

Алгоритм множення можна подати у такій послідовності:

1. Взяти модулі співмножників і обнулити СЧД;
2. Якщо молодша цифра множника дорівнює 1, то до СЧД додається множене, якщо 0, то додавання не відбувається;
3. Зсув вправо на один розряд СЧД і множника;
4. Пункти 2 і 3 виконуються послідовно k разів, після чого добутку присвоюється знак, що визначається сумаю за модулем 2 знаків співмножників.




Рисунок 1.16 – Алгоритм множення



ПРИКЛАД

Перемножити числа $A = 13_{10} = 1101_2$ і $B = 11_{10} = 1011_2$, подані прямими кодами.

1101	Модуль множеного
1011	Модуль множника
<u>0000</u>	Вихідна СЧД
+1101	Перший частковий добуток
<u>1101</u>	Перша СЧД
01101	Зсув управо СЧД на 1 розряд
<u>+1101</u>	Другий ЧД
100111	Друга СЧД
0100111	Зсув управо на 1 розряд
<u>+0000</u>	Третій ЧД
100111	Третя СЧД
0100111	Зсув управо на 1 розряд
<u>+1101</u>	Четвертий ЧД
10001111	Четверта СЧД
10001111	Зсув управо на 1 розряд

Добуток $C = A \cdot B = 1000111_2 = 143_{10}$.

Операція ділення числа $C = A / B$ зазвичай зводиться до послідовності віднімань дільника B спочатку від діленого, а потім від утворених у процесі ділення залишків R_i . Числа A і B поступають у прямому коді.

Алгоритм ділення можна зобразити таким виразом:

$$R_{i+1} = \begin{cases} 2R_i + |B| & \text{при } R_i < 0 \\ 2R_i + [B]_d & \text{при } R_i \geq 0. \end{cases} \quad (1.26)$$



ПРИКЛАД

Поділити числа $A = 4910$ і $B = -710$. Пряний код операндів: $[A]_{\text{пр}} = 0,0110001$, $[B]_{\text{пр}} = 1,111$, $[-B]_{\text{д}} = 1,001$.

$$\begin{aligned}
 & [A]_{\text{пр}} = 0,0110001 \\
 & + [B]_{\text{пр}} = 1,111 \\
 & \quad |A| = 0,1100010 \\
 & \quad + \\
 & \quad -[B]_{\text{д}} = 1,001 \\
 & \quad R1 = 1,1110010 < 0 \quad C1=0 \\
 & \quad 2R1 = 1,1100100 \\
 & \quad + \\
 & \quad |B| = 0,111 \\
 & \quad R2 = 0,1010100 > 0 \quad C2=1 \\
 & \quad 2R2 = 1,0101000 \\
 & \quad + \\
 & \quad -[B]_{\text{д}} = 1,001 \\
 & \quad R1 = 1,1110010 < 0 \quad C3=1 \\
 & \quad 2R1 = 1,1100100 \\
 & \quad + \\
 & \quad -[B]_{\text{д}} = 1,001 \quad C4=1 \\
 & \quad R4 = 0,0000000 < 0
 \end{aligned}$$

$[C]_{\text{пр}} = 1,111$; $C = -111 = -7_{10}$ залишок дорівнює 0.

1.3 Основні закони алгебри логіки

Теоретичною основою для цифрової схемотехніки є алгебра логіки – наука, що використовує математичні методи для розв'язання логічних

задач. Алгебру логіки називають булевою на честь англійського математика Дж. Буля, котрий вніс найбільший вклад в розвиток цієї науки.

Основним предметом булевої алгебри є поняття істинного та хибного значення простого виразу. Істинний позначається символом «1», хибний – символом «0». Зазвичай прості вирази позначаються буквами, наприклад $X_1, X_2, X_3 \dots X_n$, які в цифровій схемотехніці називають змінними (аргументами). За допомогою логічних зв'язків «НЕ», «АБО», «І», «ЯКЩО...ТО...» будують складні вислови, що називають булевими (логічними) функціями і позначають буквами F, L, K, M, P та ін.

Головна задача алгебри логіки – аналіз, синтез і структурне моделювання будь-яких кінцевих дискретних систем. Апарат булевої алгебри розповсюджується на об'єкти найрізноманітнішої природи незалежно від їх суті, єдина вимога: щоб вони характеризувались двома значеннями чи станами: контакт увімкнений чи вимкнений, наявність високого чи низького рівня напруги, виконання чи невиконання певної умови роботи і т. д.

Використання апарату алгебри логіки в цифровій схемотехніці базується на тому, що цифрові елементи характеризуються двома станами і завдяки цьому можуть бути записані булевими функціями.

Змінну з кінцевим числом значень (станів) називають перемикальною, а з двома станами – булевою. Функція, що має як і кожна її змінна кінцеву кількість значень називається *перемикальною (логічною)*. Логічна функція, кількість можливих значень якої і кожної її незалежної змінної дорівнює двом, є *булевою*. Таким чином, булева функція – це окремий випадок перемикальної.

Операція – це чітко визначена дія над одним чи кількома операндами, що створює новий об'єкт (результат). В булевій операції операнди і результат приймають «булеве значення 1» (далі просто «1») і булеве значення «0» (далі просто «0»). Булеву операцію над одним операндом називають одномісною, над двома – двомісною і т. д.

Булеві функції можуть залежати від однієї, двох і в цілому від n змінних. Запис $F(X_1, X_2, X_3 \dots X_n)$ означає, що певна булева функція F залежить від змінних $X_1, X_2, X_3 \dots X_n$. Основними булевими операціями є заперечення (операція «НЕ», інверсія), диз'юнкція (операція АБО, логічне додавання) і кон'юнкція (операція І, логічне множення).

Заперечення – одномісна булева операція $F = \bar{X}$ (читається «не X »), результатом якої є значення, що протилежне значенню операнда.

Диз'юнкція – булева операція $F = X_1 \vee X_2$ (читається « X_1 чи X_2 »), результатом якої є значення «0» тоді і тільки тоді, коли обидва значення «0», у інших випадках – «1».

Кон'юнкція – булева операція $F = X_1 \cdot X_2$ (читається « X_1 і X_2 »), результатом якої є значення одиниця тоді і тільки тоді,

коли значення кожного операнда дорівнює «1», у інших випадках – «0». Також можливий запис: « $X_1 \wedge X_2$ », чи « $X_1 \& X_2$ ».

Операції диз'юнкції, кон'юнкції можна задавати за допомогою табл. 1.3 для двох змінних X_1 і X_2 , в яких зліва подані значення операндів, а справа – значення булевої функції.

Таблиця 1.3 – Таблиця істинності операції диз'юнкції, кон'юнкції

X_1	X_2	$F = X_1 \vee X_2$	$F = X_1 X_2$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	1	1

Таблиця 1.4 – Таблиця істинності операції інверсії

X	$F = \bar{X}$
0	1
1	0

Для булевих операцій заперечення, диз'юнкції і кон'юнкції справедливі такі закони, властивості і тотожності:

- **Комутативність** (закон переміщення):

$$X_1 \vee X_2 = X_2 \vee X_1; X_1 X_2 = X_2 X_1. \quad (1.27)$$

- **Асоціативність** (закон групування):

$$X_1 \vee X_2 \vee X_3 = (X_1 \vee X_2) \vee X_3; X_1 X_2 X_3 = (X_1 X_2) X_3. \quad (1.28)$$

- **Дистрибутивність** (роздільний закон):

$$X_1(X_2 \vee X_3) = X_1 X_2 \vee X_1 X_3; X_1 \vee X_2 X_3 = (X_1 \vee X_2)(X_1 \vee X_3). \quad (1.29)$$

- **Ідемпотентність** (виключне заперечення):

$$X \vee X \vee X = X; X \cdot X \cdot X = X. \quad (1.30)$$

- **Закон поглинання:**

$$X_1 \vee X_1 X_2 = X_1; X_1(X_1 \vee X_2) = X_1. \quad (1.31)$$

- **Закон склеювання:**

$$X_1 X_2 \vee X_1 \overline{X_2} = X_1; (X_1 \vee X_2) \vee (X_1 \vee \overline{X_2}) = X_1. \quad (1.32)$$

▪ **Закон Де Моргана:**

$$\overline{X_1 \vee X_2} = \overline{X_1} \cdot \overline{X_2}; \quad \overline{X_1 \cdot X_2} = \overline{X_1} \vee \overline{X_2}. \quad (1.33)$$

▪ Властивості заперечення і константи:

$$\begin{aligned} X \vee \overline{X} &= 1; \quad X \overline{X} = 0; \quad \overline{\overline{X}} = X; \quad \overline{1} = 0; \quad \overline{0} = 1; \\ X \vee 0 &= X; \quad X \vee 1 = 1; \quad X \cdot 1 = X; \quad X \cdot 0 = 0. \end{aligned} \quad (1.34)$$

▪ тотожності:

$$X_1 \vee \overline{X_1} X_2 = X_1 \vee X_2; \quad X_1(\overline{X_1} \vee X_2) = X_1 X_2. \quad (1.35)$$

Справедливість наведених законів булевої алгебри перевіряється пляхом підстановки в логічний вираз нуля і одиниці, як показано в табл. 1.5 для формули $\overline{X_1 X_2} = \overline{X_1} \overline{X_2}$.

Областю визначення булевої функції $F(X_1, X_2, X_3 \dots X_n)$ є кінцева множина різних двійкових наборів довжиною n , на кожному з яких вказується значення функції: «0» чи «1». Кількість різних двійкових наборів дорівнює множині n -роздрядних двійкових чисел $m = 2^n$. Наприклад, для функції двох змінних X_1 і X_2 є чотири двійкових набори: $<0,0>; <0,1>; <1,0>; <1,1>$.

Таблиця 1.5 – Перевірка законів булевої алгебри

X_1	X_2	$X_1 \cdot X_2$	$\overline{X_1 X_2}$	$\overline{X_1}$	$\overline{X_2}$	$\overline{X_2} \vee \overline{X_1}$
0	0	0	1	1	1	1
0	1	0	1	1	0	1
1	0	0	1	0	1	1
1	1	1	0	0	0	0

Часто набори нумеруються десятковими еквівалентами двійкових чисел від нуля до $2^n - 1$. Наприклад для $n=4$, набори $<0,1,0,1>$ і $<1,0,0,1>$ мають відповідно номери 5 і 9. Дві функції відрізняються одна від одної, якщо їх значення будуть різними хоча б у одному наборі. Кількість різних булевих функцій від n змінних дорівнює 2^n , де $m = 2^n$.

Довільну булеву функцію можна задати різними способами: словесним описом, часовими діаграмами, геометричними фігурами, графами, таблицями істинності і аналітичними виразами.

Словесний опис певної булевої функції $F(X_1, X_2)$ можна подати так: $F=1$ при $X_1 X_2 = 1$ і $F=0$ при $X_1 X_2 = 0$. Таку функцію можна зобразити часововою діаграмою (рис. 1.17, а), чи геометрично за допомогою двовимірного куба (рис. 1.17, б), в якому точками виділені одиничні вершини (дана

функція приймає значення одиниці на наборі $\langle 1,1 \rangle$), а також графом, де вершини відображають значення нуля і одиниці, а на орієнтованих дугах змінні вказують умови переходів (рис. 1.17, в).




Рисунок 1.17 – Способи задання булевих функцій

Булеві функції однієї змінної подані в таблиці 1.6. Як видно із таблиці із чотирьох булевих функцій практичний інтерес становлять тільки операція заперечення $L_2 = \bar{X}$.

Таблиця 1.6 – Булеві функції однієї змінної

L_i	X_i		Вираз	Назва операції
	0	1		
L_0	0	0	$L_0 = 0$	Константа 0
L_1	0	1	$L_1 = X$	Повторення X
L_2	1	0	$L_2 = \bar{X}$	Заперечення X
L_3	1	1	$L_3 = 1$	Константа 1

Всі 16 булевих функцій $F_0 - F_{15}$ двох змінних X_1 і X_2 подані в таблиці 1.7

Таблиця 1.7 – Булеві функції від двох змінних X_1 і X_2

X_1	0011	Вираз	Назва операції
X_2	0101		
1	2	3	4
F_0	0000	$F_0 = 0$	Константа 0
F_1	0001	$F_1 = X_1 X_2$	Кон'юнкція
F_2	0010	$F_2 = X_1 \bar{X}_2$	Заборона за X_2

Продовження таблиці 1.7.

1	2	3	4
F_3	0011	$F_3 = X_1$	Повторення X_1
F_4	0100	$F_4 = \overline{X_1}X_2$	Заборона за X_1
F_5	0101	$F_5 = X_2$	Повторення X_2
F_6	0110	$F_6 = X_1 \oplus X_2$	Сума за модулем 2
F_7	0111	$F_7 = X_1 \vee X_2$	Диз'юнкція
F_8	1000	$F_8 = X_1 \downarrow X_2$	Заперечення диз'юнкції
F_9	1001	$F_9 = X_1 \sim X_2$	Еквівалентність
F_{10}	1010	$F_{10} = \overline{X_2}$	Заперечення X_2
F_{11}	1011	$F_{11} = X_1 \leftarrow X_2$	Імплікація від X_2 до X_1
F_{12}	1100	$F_{12} = \overline{X_1}$	Заперечення X_1
F_{13}	1101	$F_{13} = X_1 \rightarrow X_2$	Імплікація від X_1 до X_2
F_{14}	1110	$F_{14} = X_1 / X_2$	Заперечення кон'юнкції
F_{15}	1111	$F_{15} = 1$	Константа 1

За допомогою таблиць істинності показують всі можливі функції однієї змінної (всього чотири функції) і двох змінних (всього 16 функцій). Для $n=3$ кількість можливих булевих функцій складає 256, для $n=4$ – їх кількість $-2^{16}=65536$.

Як видно із таблиці 1.6, функції F_0 і F_{15} – константи, F_3 і F_5 – повторюють, а F_{10} і F_{12} – заперечують одну із змінних, F_1 і F_7 – кон'юнкція і диз'юнкція, описані раніше.

Виключення (заборона) – двовимірна булева операція, результатом якої є значення «1» тоді і тільки тоді, коли значення одного операнда рівне «1», а іншого – «0». Записується у вигляді:

$$F_2 = X_1 \overline{X}_2 \text{ або } F_4 = \overline{X}_1 X_2. \quad (1.36)$$

Сума за модулем 2 («виключне АБО», заперечення еквівалентності) – двовимірна булева операція, результатом якої є значення одиниці тоді і тільки тоді, коли операнди мають різні значення. Позначається у вигляді:

$$F_6 = X_1 \oplus X_2 = \overline{X}_1 X_2 \vee X_1 \overline{X}_2. \quad (1.37)$$

Заперечення диз'юнкції операція («НЕ–АБО», стрілка Пірса) – булева операція, результатом якої є значення одиниці тоді і тільки тоді, коли обидва операнди дорівнюють нулю. Позначається у вигляді:

$$F_8 = X_1 \downarrow X_2 \dots \downarrow X_n = \overline{X_1 X_2 X_3 \dots X_n} = \overline{X_1} \vee \overline{X_2} \vee \overline{X_3} \vee \dots \vee \overline{X_n}. \quad (1.38)$$

Еквівалентність (рівнозначність) – двомісна булева операція, результатом якої є одиниця тоді і тільки тоді всі операнди приймають однакові значення. Позначається у вигляді:

$$F_9 = X_1 \sim X_2 = X_1 X_2 \vee \overline{X_1} \overline{X_2}. \quad (1.39)$$

Імплікація (включення) – двомісна булева операція, результатом якої є значення нуль тоді і тільки тоді, коли значення одного із операндів дорівнює нулю, а іншого – одиниці. Позначається у вигляді:

$$F_{11} = X_1 \leftarrow X_2 = X_1 \vee \overline{X_2}, \quad F_{13} = X_1 \rightarrow X_2 = \overline{X_1} \vee X_2. \quad (1.40)$$

Назви і умовні позначення основних логічних елементів, що застосовуються в цифровій схемотехніці, подані в таблиці 1.8.

Таблиця 1.8 – Назви і умовні позначення основних логічних елементів

Назва операції	Назва елементу	Умовне графічне позначення (європейський стандарт)	Умовне графічне позначення (американський стандарт)
Заперечення	НЕ		
Диз'юнкція	АБО		
Кон'юнкція	I		
Заперечення диз'юнкції	НЕ-АБО		
Заперечення кон'юнкції	НЕ-I		
Заперечення еквівалентності	ВИКЛЮЧНЕ АБО		
Еквівалентність	ЕКВІ-ВАЛЕНТНІСТЬ		
Імплікація	ЯКЩО, ТО		
Заборона	НІ		

Заперечення кон'юнкції (операція «НЕ-І», штрих Шефера, заперечення перетину) – булева операція, результат якої дорівнює нулю тоді і тільки тоді, коли обидва операнди дорівнюють одиниці. Позначається як:

$$F_{14} = X_1 / X_2 = \overline{X_1 X_2}. \quad (1.41)$$

Узагальнена для позмінних, маємо:

$$F_{14} = X_1 / X_2 = \overline{X_1 X_2}. \quad (1.42)$$

Булеві функції одного і двох аргументів називають елементарними. Схему, що реалізовує елементарну логічну операцію називають логічними елементом (вентилем). Сумісність взаємозалежних логічних елементів з формальними методами опису називають логічною схемою.

Значення змінних (операндів) відображаються електричними сигналами з двома чітко вираженими рівнями значень.

За допомогою суперпозицій, тобто підстановки в логічні формули замість змінних деяких інших булевих виразів, можна отримати складніші функції будь-якого числа змінних, наприклад:

$$Y = X_1 \vee X_2; \quad X_1 = Z_1 Z_2; \quad X_2 = Z_3 \vee Z_4, \text{ тоді } Y = Z_1 \cdot Z_2 \vee Z_3 \vee Z_4. \quad (1.43)$$

Аналітичне подання булевих функцій

Розроблені універсальні (канонічні) форми подання булевих функцій, що дають можливість отримати аналітичну форму довільної функції, безпосередньо із таблиці істинності. Ця форма в подальшому може бути мінімізована чи спрощена. Оскільки між множиною аналітичних подань і множиною схем, що реалізовують цю функцію, є взаємооднозначне співвідношення, то пошук канонічної форми запису є початковим етапом синтезу логічних схем. Найширше застосування отримали досконала диз'юнктивна нормальна форма (ДДНФ) і досконала кон'юнктивна нормальна форма (ДКНФ). Для отримання цих форм вводяться поняття мінтермів (конституента 1) і макстермів (конституента 0).

Мінтерм – функція n змінних, що дорівнює одиниці на одному наборі. Мінтерм отримують як кон'юкцію n змінних, що входять в нього в прямому вигляді, якщо значення даної змінної в наборі $X_i = 1$, і – із запереченням, якщо $X_i = 0$. При n змінних є 2^n мінтермів m_0, m_1, \dots, m_R , де $R = 2^n - 1$. Усі мінтерми двох змінних наведені у таблиці 1.9.

Значення функція F_9 , що відповідають згідно з таблицею істинності кожному i -му набору, позначені як $f_0 f_1 f_2 f_3$. Подання функції F_9 в ДКНФ є диз'юнктивною сумаю мінтермів, що відповідають наборам змінних, для яких $f_i = 1$:

$$F_9 = f_0 m_0 \vee f_1 m_1 \vee f_2 m_2 \vee f_3 m_3 = 1m_0 \vee 0m_1 \vee 0m_2 \vee 1m_3 = \\ m_0 \vee m_3 = \overline{X_1 X_2} \vee X_1 X_2. \quad (1.40)$$

Таблиця 1.9 – Мінтерми двох змінних

X_1	X_2	F_9	f_i	Мінтерми	Макстерми
0	0	1	$f_0 = 1$	$m_0 = \overline{X_1 X_2}$	$M_0 = X_1 \vee X_2$
0	1	0	$f_1 = 0$	$m_1 = \overline{X_1} X_2$	$M_1 = X_1 \vee \overline{X_2}$
1	0	0	$f_2 = 0$	$m_2 = X_1 \overline{X_2}$	$M_2 = \overline{X_1} \vee X_2$
1	1	1	$f_3 = 1$	$m_3 = X_1 X_2$	$M_3 = \overline{X_1} \vee \overline{X_2}$

Макстерм – функція n змінних, що дорівнює 0 тільки на одному наборі. Макстерм отримують як диз'юнкцію всіх змінних, що входять в нього в прямому вигляді, якщо значення $X_i = 0$ чи в інверсному вигляді, якщо значення $X_i = 1$. Число макстермів дорівнює 2^n , для функції двох змінних вони наведені в табл. 1.9.

$$F_9 = (f_0 \vee M_0)(f_1 \vee M_1)(f_2 \vee M_2)(f_3 \vee M_3) = \\ = (1 \vee M_0)(0 \vee M_1)(0 \vee M_2)(1 \vee M_3) = M_1 M_2 = \\ = (X_1 \vee \overline{X_2})(\overline{X_1} \vee X_2). \quad (1.41)$$

Кількість змінних, що формують кон'юнкцію, називається рангом кон'юнкції. Сума рангів кон'юнкцій, що входять в ДНФ заданої функції, називається рангом диз'юнктивної нормальної форми. Тоді ранг ДНФ, що складається із m диз'юнктивних членів

$$\alpha = \sum_{i=1}^m r_i. \quad (1.42)$$

Диз'юнктивну нормальну форму, що має найменший ранг із всіх ДНФ заданої функції, називають **мінімальною диз'юнктивною нормальнюю формою (МДНФ)**.

Кількість змінних, що формують диз'юнкцію, називається рангом диз'юнкції. Сума рангів диз'юнкцій, що входять в КНФ заданої функції, називається рангом кон'юнктивної нормальної форми. Тоді ранг КНФ, що складається із m кон'юнктивних членів

$$\alpha = \prod_{i=1}^m r_i. \quad (1.43)$$

Кон'юнктивну нормальну форму, що має найменший ранг із всіх ДНФ заданої функції, називають **мінімальною кон'юнктивною нормальнюю формою (МКНФ)**.

ПРИКЛАД

Подати функцію $F(X_1, X_2, X_3)$, що задана таблицею 1.10 у ДДНФ і ДКНФ.

Таблиця 1.10 – Функція $F(X_1, X_2, X_3)$

X_1	X_2	X_3	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Для ДДНФ слід записати диз'юнктивну суму всіх мінтермів, для яких функція дорівнює 1:

$$F = \overline{X_1} \overline{X_2} X_3 \vee \overline{X}_1 X_2 X_3 \vee X_1 \overline{X_2} \overline{X_3} \vee X_1 X_2 \overline{X_3} \vee X_1 X_2 X_3. \quad (1.44)$$

Для ДКНФ слід записати кон'юнкцію мінтермів, для яких функція дорівнює 0:

$$F = (X_1 \vee X_2 \vee X_3)(\overline{X}_1 \vee \overline{X}_2 \vee X_3)(\overline{X}_1 \vee X_2 \vee \overline{X}_3). \quad (1.45)$$

За цим способом проводиться запис в ДДНФ і ДКНФ функцій довільної кількості змінних.

Система функцій, суперпозицією яких може бути подана будь-яка булева функція, називається **функціонально повною**, вона формує базис в логічному просторі.

Систему функцій називають **мінімально повним базисом**, якщо видалення із неї будь-якої функції перетворює цю систему в неповну. В теорії алгебри логіки доведено, що функціонально повні системи утворюють такі набори функцій:

1. $\overline{X}, X_1 \vee X_2, X_1 X_2$ (булевий базис, надлишковий);
2. $\overline{X}, X_1 \vee X_2$
3. $\overline{X}, X_1 X_2$
4. $\overline{X_1} \overline{X_2}$
5. $\overline{X_1} \vee \overline{X_2}$ та ін.

Мінімізація булевих функцій

Важливим етапом проектування комп'ютерних схем є мінімізація булевих функцій, тобто знаходження їх виразів з мінімальним числом букв. Мінімізація забезпечує побудову економічних схем комп'ютерів. Для мінімізації функції з кількістю букв $n \leq 6$ використовують карти Карно. Їх будують у вигляді таблиць із 2^n клітинок, з розміткою рядків і стовпців змінними. Карти Карно для функції трьох змінних $F(X_1, X_2, X_3)$ показані на рис. 1.18. Стовпці карти відмічені значеннями змінної X_2 , а рядки – значеннями X_1, X_3 . Кожна клітинка карти Карно однозначно відповідає одному набору таблиці істинності для функції трьох змінних (рис. 1.18, а) чи мінтермам цієї функції (рис. 1.18, б). Клітинки карти Карно часто нумерують десятковими цифрами – номери наборів (рис. 1.18, в).

При мінімізації для кожного мінтерма, що входить в ДДНФ функції, ставиться «1», а інші клітинки не заповнюються. Наприклад, заповнення карти Карно для функції, заданої в попередньому прикладі, показано на рис. 1.18, г.

Мінтерми в сусідніх клітинках карти Карно в рядку (включаючи верхні і нижні), чи в стовпці (включаючи крайні), відрізняються значенням однієї змінної, що дозволяє виконати операцію склеювання за цією змінною.

Наприклад, на рис. 1.18, г мінтерми $\overline{X_1}X_2X_3$ і $\overline{X_1}X_2\overline{X_3}$ (клітинки з номерами 1 і 3) відрізняються значенням змінної X_2 , тому вони склеюються за нею і подаються кон'юнкцією двох змінних $\overline{X_1}X_3$. Аналогічно для мінтермів $X_1X_2\overline{X_3}$ і $X_1\overline{X_2}X_3$ (номери клітинок 4 і 6) склеювання проходить за змінною X_2 і отримують кон'юнкцію $X_1\overline{X_3}$. В результаті мінімізації функції $P(X_1, X_2, X_3)$ отримують її мінімальний вираз $P = \overline{X_1}X_3 \vee X_2X_3 \vee X_1\overline{X_3}$.

Загальні правила оптимізації

1. Зображають карту Карно для n змінних і проводять розмітку її рядків і стовпців. В клітинки таблиці, що відповідають мінтермам (одиничним наборам) мінімізованої функції, записують одиницю.
2. Склєюванню підпадають прямокутні конфігурації, заповнені одиницями, та такі, що містять 2, 4, чи 8 клітинок. Верхні і нижні рядки, крайні ліві і праві стовпці карти склеюються, формуючи поверхню циліндра.
3. Множина прямокутників, що покривають всі одиниці, називається покриттям. Чим менше прямокутників і чим більше клітинок в прямокутниках, тим краще покриття. Із кількох варіантів обирається той, у якого менший коефіцієнт покриття $z = r/s$, де r – загальна кількість прямокутників, s – їх сумарна площа в клітинках. Для рисунка 1.18, г, $z = 3/5$.
4. Формули, отримані в результаті мінімізації, містять r елементарних кон'юнкцій (за числом прямокутників в покритті). Кожна

кон'юнкція містить тільки ті змінні, що не змінюють свого значення в склеюваних наборах відповідного прямокутника. Кількість змінних в кон'юнкції називається її рангом. При склеюванні двох сусідніх клітинок, отримують ранг кон'юнкції $n-1$, чотирьох клітинок – $n-2$, восьми клітинок – $n-3$ і т.д.




Рисунок 1.18 – Карти Карно для функцій трьох змінних

Розмітка карт Карно для функцій чотирьох змінних наведена на рис. 1.19.

$X_4 X_3$	00	01	11	10
00	0000	0001	0011	0010
01	0100	0101	0111	0110
11	1100	1101	1111	1110
10	1000	1001	1011	1010

a)

$X_4 X_3$	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

б)

Рисунок 1.19 – Карти Карно для функцій чотирьох змінних

В клітинки карт записані значення мінтермів відповідно в двійковому і десятковому еквівалентах.



ПРИКЛАД

Мінімізувати булеві функції L_1, L_2 і L_3 чотирьох змінних. Функція L_1 задана двома способами – в ДДНФ і з десятковими еквівалентами мінтермів:

$$\begin{aligned}
 L_1 = & \overline{X_1 X_2 X_3 X_4} \vee \overline{X_1 X_2 X_3} X_4 \vee \overline{X_1 X_2 X_3} \overline{X_4} \vee \overline{X_1 X_2} X_3 X_4 \vee \\
 & \vee \overline{X_1 X_2} \overline{X_3 X_4} \vee X_1 \overline{X_2 X_3 X_4} \vee X_1 X_2 \overline{X_3 X_4} \vee X_1 X_2 X_3 X_4 = \\
 & 0 \vee 1 \vee 2 \vee 3 \vee 4 \vee 8 \vee 12 \vee 15
 \end{aligned}$$

Функції L_2 і L_3 задані для спрощення десятковими еквівалентами мінтермів:

$$L_2 = 2 \vee 3 \vee 6 \vee 7 \vee 8 \vee 9 \vee 12 \vee 13 \quad L_3 = 1 \vee 3 \vee 5 \vee 7 \vee 9 \vee 11 \vee 13 \vee 15$$

Мінімізація функцій L_1 , L_2 і L_3 проводиться на основі карт Карно, що показані на рис 1.20. Результати мінімізації:





Рисунок 1.20 – Карты Карно для мінімізації булевих функцій чотирьох змінних: L_1 , L_2 , і L_3

$$L_1 = \overline{X_1 X_2} \vee \overline{X_3 X_4} \vee X_1 X_2 X_3 X_4 \quad z_1 = 3/8$$


$$L_2 = \overline{X_1 X_3} \vee X_1 \overline{X_3} \quad z_2 = 2/8$$

$$L_3 = X_4 \quad z_3 = 1/8$$


Для мінімізації булевих функцій використовують також діаграми Вейча, що аналогічні картам Карно та відрізняються від них лише способом розмітки: замість символів 0 і 1 використовують булеві позначення аргументів – X_1 , \overline{X}_1 , X_2 та ін. На рис 1.21 наведені діаграми Вейча для 1, 2, 3, 4, 5, 6 змінних.




а)




б)



в)



г)



д)

Рисунок 1.21 – Діаграми Вейча для:

а) – двох, б) – трьох, в) – чотирьох, г) – п'яти, д) – шести змінних



ПРИКЛАД

Мінімізувати за допомогою діаграм Вейча функцію L_2 із попереднього прикладу:

$$L_2 = 2 \vee 3 \vee 6 \vee 7 \vee 8 \vee 9 \vee 12 \vee 13 = 0010 \vee 0011 \vee 0110 \vee 0111 \vee 1000 \vee 1001 \vee 1100 \vee 1101.$$

Запис значення мінтермів функції L_2 в клітинки Вейча показано на рис. 1.22. Результат мінімізації:

$$L_2 = \overline{X_1}X_3 \vee X_1\overline{X_3}.$$

Збігається з даними попереднього прикладу.

		X_2			
		1	1	1	1
X_1					
		1	1	1	1

X_4

Рисунок 1.22 – Діаграма Вейча для мінімізації функції L_2



ЗАПИТАННЯ

- Сигнал, типи сигналів, шуми, характеристики.
- Шум, завади, означення.
- Перекручування шумами сигналів.
- Імпульси, параметри імпульсів.
- Типовий одиничний імпульс, характеристики.
- Форми імпульсів.
- Модуляція сигналів. Види модуляції.
- Квантування сигналів. Рівномірне квантування.
- Дискретизація сигналів.
- Апроксимація сигналів.
- Система числення, означення.
- Види систем числення.
- Переведення чисел із однієї системи числення в іншу.
- Обернений, додатковий коди, означення.
- Виконання арифметичних операцій в прямому коді.

- Виконання арифметичних операцій в оберненому коді.
- Виконання арифметичних операцій додатковому коді.
- Множення двійкових чисел.
- Ділення двійкових чисел.
- Основні логічні функції.
- Аксіоми алгебри логіки
- Закони алгебри логіки.
- Наслідки законів алгебри логіки.
- Логічні функції, способи задання логічних функцій
- Мінтерми, макстерми, означення.
- ДДНФ, ДКНФ, означення.
- МДНФ, МКНФ, означення.
- Методи мінімізації логічних функцій, діаграми Вейча й карти Карно.



2 ЕЛЕМЕНТИ ЦИФРОВОЇ СХЕМОТЕХНІКИ

Технічні засоби цифрової схемотехніки залежно від виконуваних функцій поділяють на елементи, функціональні вузли і пристрой, а також мікропроцесори і комп'ютери (рис. 2.1). Вони призначені для обробки дискретної інформації і тому називаються цифровими.

Технічні засоби цифрової схемотехніки на сьогоднішній день базуються на інтегральних мікросхемах (ІМС) різного ступеня складності.




Рисунок 2.1 – Склад технічних засобів комп’ютерної схемотехніки

Елементами в цифровій схемотехніці називаються найменші неподільні мікроелектронні схеми (вироби), призначені для виконання логічних операцій чи зберігання біта інформації. До елементів умовно відносять і допоміжні схеми – підсилювачі, повторювачі, формувачі та ін. Елементи будуються на основі двопозиційних ключів, що технічно реалізовуються найпростіше. Елементи з двома стійкими станами називаються двійковими.

На входах і виходах двійкового елемента діють напруги, що приймають в установленому режимі два значення – високого U_H і низького U_L рівнів. Ці напруги відображають електричні сигнали. Сигнал з двома станами називається двійковим. Перехід елемента з одного стану в інший називається його перемиканням. На основі елементів будують типові функціональні вузли.

Елементарні виконувані в цифрових обчислювальних системах за один машинний такт дії називають мікроопераціями. Наприклад, інкремент чи декремент слова, зсув, інверсія додавання та ін. В цифрових обчислювальних системах команди виконують послідовністю мікрооперацій над двійковими словами (числами). Типовими функціональними вузлами цифрових обчислювальних систем називаються мікроелектронні схеми, призначені для виконання однієї чи кількох мікрооперацій. За логікою роботи функціональні вузли поділяють на комбінаційні і послідовні схеми.

В комбінаційних схемах логічний стан виводів елементів залежить тільки від комбінації входних сигналів в даний момент часу. До функціональних вузлів комбінаційного типу відносяться суматори, дешифратори, шифратори, мультиплексори, демультиплексори, схеми порівняння (компаратори), схеми контролю парності, кодоперетворювачі.

В послідовних схемах логічне значення виходів визначають комбінацією вихідних сигналів і станом пам'яті схеми в даний момент часу. До функціональних вузлів послідовного типу відносяться регістри, лічильники, генератори чисел і керуючі автомати. На основі типових функціональних вузлів будують різні цифрові пристрой.

Універсальність цифрових обчислювальних систем забезпечує можливість прийому та передачі інформації, її зберігання, арифметико-логічної обробки, а також керування усім обчислювальним процесом. Ці функції реалізовують відповідними пристроями введення/виведення, запам'ятувальними, арифметико-логічними та пристроями керування.

2.1 Параметри та характеристики логічних елементів

Цифрові логічні пристрої описуються групами параметрів: статичними, динамічними, схемотехнічними й конструктивними.

Статичні параметри та характеристики інтегральних мікросхем характеризують їх в статичному режимі, тобто в такому режимі, що не змінюється в часі.

Основними статичними характеристиками є:

- *Вхідна характеристика елемента* – залежність вхідного струму від вхідної напруги:

$$I_{ex} = f_1(U_{ex}). \quad (2.1)$$

Характеристика знімається для одного входу, решта входів підключаються до кола, в якому залежно від логічної структури елемента діють рівні «0» або «1» при заданій кількості навантажень на виході елемента. З цієї характеристики визначають вхідні струми I_{ex}^0 і I_{ex}^1 при «0» та «1» на вході; крім того, характеристика використовується при аналізі перехідних процесів в лініях зв'язку логічних елементів.

- *Передатча характеристика елемента* – залежність вихідної напруги від вхідної:

$$U_{out} = f_2(U_{ex}). \quad (2.2)$$

Характеристика знімається при заданій кількості навантажень на виході елемента і при подачі вхідної напруги на один із входів (решта входів підключаються до кола, в якому діють рівні логічних «0» і «1»). Із цієї характеристики визначаються напруги U^0 і U^1 , порогова напруга U_{top} і параметри, що відносяться до завадостійкості елемента.

- *Вихідна характеристика елемента* – залежність вихідного струму від вхідної напруги:

$$I_{out} = f_3(U_{out}). \quad (2.3)$$

Характеристика знімається для двох станів елемента: 1) на виході елемента «0»; 2) на виході елемента «1». Із цієї характеристики визначаються вихід-

ні струми I_{aux}^0 і I_{aux}^1 при «0» і «1» на виході; крім того, ця характеристика використовується при аналізі перехідних процесів в лініях зв'язку логічних елементів.

▪ **Зворотна передатна характеристика** – залежність вхідної напруги від вихідної. Ця характеристика ілюструє односторонність елемента

$$U_{\text{ex}} = f_4(U_{\text{aux}}). \quad (2.4)$$

▪ **Порогова напруга логічного елемента** U_{por} – вхідна напруга, незначні відхилення від якої в той чи інший бік призводять до переходу логічного елемента на його виході із стану «1» в стан «0» чи навпаки.

▪ **Запас завадостійкості** (33С) – різниця напруги, що вимірюється по осі вхідних напруг передатної характеристики в робочій точці і найближчій до неї точці з одиничним підсиленням.

▪ **Завадозахищеність** (33) – різниця напруги, що вимірюється по осі вхідних напруг передатної характеристики в робочій точці, і порогової напруги.

▪ **Завадостійкість** (3С) – відношення завадозахищеності до логічного перепаду

$$3C = 33 / (\Delta U_x). \quad (2.5)$$

▪ **Напруга статичної завади** вказується в паспорті на логічний елемент і гарантується для найгіршого випадку роботи даного елемента.

▪ **Вхідний опір логічного елемента** R_{ex} – відношення приросту вхідної напруги до приросту вхідного струму (визначається для двох значень вхідного сигналу: R_{ex}^0 і R_{ex}^1).

▪ **Вихідний опір логічного елемента** R_{aux} – відношення приросту вихідної напруги до приросту струму, що її викликає (визначається для двох значень вихідного сигналу: R_{aux}^0 і R_{aux}^1).

▪ **Потужність споживання в стані «1»** $P_{\text{спож}}^1$

▪ **Потужність споживання в стані «0»** $P_{\text{спож}}^0$

▪ **Середня потужність споживання** – визначається при шпаруваності, рівній 2:

$$P_{\text{спож,ср}} = \frac{P_{\text{спож}}^1 + P_{\text{спож}}^0}{2}. \quad (2.6)$$

▪ **Статичні характеристики напруги та струму:** напруга «1» U^1 ; напруга «0» U^0 ; вхідний струм «1» I_{ex}^1 ; вхідний струм «0» I_{ex}^0 ; вихідний струм «1» I_{aux}^1 ; вихідний струм «0» I_{aux}^0 ; логічний перепад $\Delta U_x = U^1 - U^0$.

Схемотехнічні й конструктивні параметри описують схемні рішення цифрових мікросхем та їх конструктив.

Основні схемотехнічні й конструктивні параметри та характеристики

▪ **Коефіцієнт об'єднання по входу** характеризує максимальне число логічних входів цифрової інтегральної схеми (ЦІС). Збільшення $n = 2 \div 8$ розширяє логічні можливості схеми, але разом з тим погіршує швидкодію, завадостійкість і навантажувальну здатність. Збільшення n забезпечується за рахунок введення в серію ЦІС спеціального логічного розширювача, підключення якого до основної схеми дає можливість збільшити n до 10 і більше.

▪ **Коефіцієнт розгалуження по виходу** K_{POZ} (навантажувальна здатність) характеризує максимальне число аналогічних елементів, які можна підключити до виходу даного елемента без порушення його роботоздатності. Чим вища навантажувальна здатність ЦІС, тим ширші його логічні можливості. Однак збільшення $K_{POZ} = 4 \div 10$ приводить до зниження швидкодії, погіршує завадостійкість і збільшує споживану потужність. Тому до складу серій ЦІС входять буферні елементи (підсилювачі потужності) з $K_{POZ} = 20 \div 50$.

▪ **Кількість джерел живлення, необхідна для роботи даної серії логічних елементів** – їх номінали, допуски на номінали, величини допустимих пульсацій.

- **Тип корпуса.**
- **Габарити корпуса.**
- **Кількість виводів корпуса.**
- **Інтенсивність відмов логічних елементів.**

Динамічні характеристики описують зміну сигналів в часі, які поступають на вхід і які формуються на виході мікросхем.

Основні динамічні параметри та характеристики

Динамічні характеристики сигналу можна описати на прикладі зміни характеру вхідної і вихідної напруг інвертуючого логічного елемента при подачі на вхід елементарного імпульсу, вигляд якого поданий на рис. 2.2.

▪ **Час переходу $t^{1,0}$ на виході логічного елемента із стану «0» в стан «1»** – інтервал часу, протягом якого напруга на виході логічного елемента переходить від рівня «1» до рівня «0», вимірюється при значеннях 0,9 і 0,1 логічного перепаду.

▪ **Час переходу $t^{0,1}$ на виході логічного елемента із стану «1» в стан «0»** – інтервал часу, протягом якого напруга на виході логічного елемента переходить від рівня «0» до рівня «1», вимірюється при значеннях 0,1 і 0,9 логічного перепаду.

▪ **Час затримки $t_{zam}^{1,0}$ ввімкнення логічного елемента** – інтервал часу між вхідним і вихідним сигналами при переході напруги на виході логічного елемента від напруги «1» до напруги «0», вимірюється на рівні 0,1 логічного перепаду вхідного сигналу і на рівні 0,9 вихідного сигналу.

▪ **Час затримки $t_{\text{sam}}^{0,1}$ ввімкнення логічного елемента** – інтервал часу між вхідним і вихідним сигналами при переході напруги на виході логічного елемента від напруги «0» до напруги «1», вимірюється на рівні 0,9 логічного перепаду вхідного сигналу і на рівні 0,1 вихідного сигналу.

▪ **Час затримки $t_{\text{sam},p}^{1,0}$ розповсюдження сигналу при увімкненні логічного елемента** – інтервал часу між вхідним і вихідним сигналами при переході напруги на виході логічного елемента від напруги «1» до напруги «0», що вимірюється на рівні 0,5 логічного перепаду вхідного і вихідного сигналів.




Рисунок 2.2 – Динамічні параметри сигналу

▪ **Час затримки $t_{\text{sam},p}^{1,0}$ розповсюдження сигналу при вимкненні логічного елемента** – інтервал часу між вхідним і вихідним сигналами при переході напруги на виході логічного елемента від напруги «0» до напруги «1», вимірюється на рівні 0,5 логічного перепаду вхідного і вихідного сигналів.

▪ **Середній час затримки розповсюдження сигналу логічного елемента** визначається як:

$$t_{\text{sam,csp}} = \frac{t_{\text{sam},p}^{1,0} + t_{\text{sam},p}^{0,1}}{2}. \quad (2.7)$$

▪ **Частота перемикання** – максимальна частота, на якій в найгірших умовах гарантується спрацьовування лічильного тригера, складеного із логічних елементів даної серії.

▪ **Швидкодія ІМС** визначається максимально допустимою частотою проходження вхідних сигналів, що обумовлюється перехідними процесами

в схемі. Для оцінки швидкодії використовують тимчасові параметри: t_{ϕ}^{10} – тривалість фронту встановлення 0, t_{ϕ}^{01} – тривалість фронту встановлення 1, t_3^{01} – затримка переключення зі стану 0 у 1; t_3^{10} – затримка переключення зі стану 1 у 0, $t_{3CP} = 0,5 \cdot (t_3^{10} + t_3^{01})$ – середня затримка поширення сигналу.

▪ **Формулаха характеристика** – залежність часу переходу сигналу логічного елемента на його вихід із одного стану в другий, що діє на вході елемента.

▪ **Залежність потужності споживання від частоти вхідного сигналу:**

$$P_{nom} = f_b(f). \quad (2.8)$$

▪ **Характеристика динамічної завадостійкості** – залежність амплітуди завади від її тривалості. Ця характеристика суттєво залежить від форми сигналу завади, рівня статичної завадостійкості і частоти перемикання логічного елемента.

2.2 Елементна база цифрової схемотехніки

За елементною базою, на якій виконано логічні елементи, їх підрозділяють на, діодно-транзисторні (ДТЛ), транзисторно-транзисторні (ТТЛ), на К-МОН комплементарних транзисторах (КМОН-логіка), емітерно-зв'язані (ЕЗЛ), інтегрально-інжекційні (I^2L). Підсилення забезпечують елементи, побудовані на основі транзисторних ключів.

Ключі на біополярних транзисторах. Схема найпростішого транзисторного ключа наведена на рис. 2.3, а. Рис. 2.3, б пояснює режими роботи транзистора за допомогою набору вихідних характеристик.

Лінія навантаження АВ, яка описується відомим рівнянням $U_{KB} = E_K - I_K R_K$, задає положення робочої точки транзистора на сім'ї його вихідних характеристик.

У поданій схемі не використовують спеціальних джерел живлення для фіксації або зміщення положення робочої точки. Тому робота транзистора в точці А лінії навантаження забезпечується тільки рівнем вхідної напруги і називається режимом запирання або режимом відсікання. Напруга на вихіді ключа в цьому режимі $U_3 = E_K - I_{K0} R_K$ є величиною меншою, ніж напруга живлення E_K . Звідси випливає, що сигнал логічної одиниці за рівнем не може досягнути значення напруги E_K і для зменшення цієї різниці необхідно обирати транзистори з малим значенням I_{K0} , а R_K брати якомога меншим.




Рисунок 2.3 – Ключ на біполярному транзисторі

а) електрична принципова схема, б) сім'я вихідних характеристик

Точка В характеризує режим, який називається режимом відкритого стану. Для цієї точки справедливе співвідношення:

$$I_{KH} = \beta I_{BS} + I_{K0}(1 + \beta) \approx \beta I_{BS}, \quad (2.9)$$

де β – статичний коефіцієнт передавання струму транзистора, увімкненого за схемою із загальним емітером,

I_{BS} – базовий струм, за якого транзистор перебуває на межі активного режиму і режиму насищення.

Залишкова напруга на колекторі відкритого транзистора $U_{KE,0} = E_K - I_K R_K$ повинна мати мінімальне значення. Реальні величини $U_{KE,0}$ залежно від типу транзистора лежать у межах 0,05..1В.

Особливість цієї робочої точки полягає в тому, що робота транзистора в ній забезпечується як базовим струмом I_{BS} , так і струмами бази, більшими ніж I_{BS} .

Розглянемо докладніше особливості робочої точки В, якій відповідає колекторний струм I_{KH} і струм бази I_{BS} . Припустимо, що напруга живлення збільшилась на величину ΔE_K . Лінія навантаження зміститься вправо, і робоча точка В перейде у B' . При цьому транзистор перейде в активний режим, а напруга на транзисторі $U_{KE,0}'$, що відповідала рівню логічного нуля, збільшиться до $U_{KE,0}$. Подібна ситуація може виникнути також у випадку, коли величина навантаження R_K зміниться у бік зменшення опору. Щоб запобігти такому явищу, необхідно, як випливає з рис. 1.23, б, збільшити струм бази на таку величину, щоб прогнозовані коливання напруги живлення і величини навантаження не могли впливати на положення точки В, тобто повинна мати місце нерівність $I_B > I_{BS}$.

Такий режим роботи транзистора називається режимом насищення:

$$N = \frac{I_B}{I_{B5}}. \quad (2.10)$$

З формули (2.4) знаходимо:

$$I_B = N \frac{I_{KH}}{\beta}. \quad (2.11)$$

Параметр N задається в межах 1,5...3, а струм бази для виконання умови (1.48) забезпечується вхідними колами відповідно до формули:

$$I_B = \frac{U_{ee} - U_{be}}{R_B}, \quad (2.12)$$

де U_{be} – спад напруги на відкритому переході база-емітер.

Режим насичення використовують для створення умов надійної роботи транзистора у відкритому стані, адже він забезпечує незалежність вихідного нульового рівня від нестабільності павантаження, напруги живлення, а також від коливань параметрів самого транзистора.

В активному режимі роботи транзистора між струмом бази та струмом колектора існує чітка пропорція, яка визначається коефіцієнтом передачі β . У режимі насичення колекторний струм не залежить від струму бази, якщо його величина перебуває в інтервалі $I_{B5} \leq I_B \leq NI_{B5}$. Суттєве підвищення значення струму бази призводить до накопичення заряду в області бази, що забезпечує стабільність колекторного струму навіть за наявності відзначених вище факторів дестабілізації. Але наявність режиму насичення має свої недоліки, які проявляються у динамічних режимах роботи ключа. Діаграми які пояснюють особливість динамічних режимів, наведено на рис. 2.4. Поява вхідного відкриваючого імпульсу приводить відповідно до появи імпульсу базового струму, який без урахування базових та паразитних емностей фактично повторює форму імпульсу вхідної напруги. Але характер зміни колекторного струму відрізняється від базового. Пояснюється це інерційністю колекторних кіл транзистора, які можуть бути враховані еквівалентою постійного часу;

$$\tau_T = \tau_\beta + \tau_K, \quad (2.13)$$

де $\tau_\beta = (\beta + 1) / f_\beta$ – постійна часу, що визначається обмеженою швидкістю руху зарядів;

f_β - гранична частота роботи транзистора із загальним емітером;

$\tau_K = r_K C_K$ - постійна часу колекторного переходу (r_K, C_K – його параметри).

Колекторний струм за вказаних умов змінюється за законом:

$$i_K(t) \approx \beta U_{ax} \frac{1 - \exp\left(-\frac{t}{\tau_T}\right)}{R_B}, \quad (2.14)$$

Якщо $I_E >> I_{B5}$, то забезпечується швидке нарощання струму колектора до величини $I_{KH} >> \beta I_E$. Завдяки цьому тривалість фронту вихідного імпульсу:

$$t_\phi = t_1 - t_0 = \tau_T \ln\left(\frac{N}{N-1}\right). \quad (2.15)$$

Запирання транзистора починається з моменту t_2 , коли імпульс вхідної напруги і відповідно вхідний струм зменшуються до нуля.




Рисунок 2.4 – Динамічні режими логічних елементів

З цього моменту накопичений заряд в області бази транзистора, обумовлений надмірним струмом бази, починає зменшуватись від величини еквівалентної βI_E , до нуля, з постійною часу $\tau'_\beta \approx (2..4)\tau_\beta$. В інтервалі часу $t_2 - t_3$ величина заряду зменшується до величини, для якої характерною є пропорційність $I_K = \beta I_E$. Для моменту t_3 ця пропорція визначається формулою (2.3). Звідси випливає, що в інтервалі часу $t_2 - t_3$, який називається часом розсмоктування збиткових носіїв в області бази t_p , колекторний струм транзистора залишається незмінним.

Зрозуміло, що вказаний інтервал часу, який визначається за формулою:

$$t_p = \tau'_\beta \ln N, \quad (2.16)$$

є вимушеною затримкою вимикання транзистора, причому вказана затримка пропорційна коефіцієнту насищення N .

Після завершення інтервалу транзистор, перебуваючи в активному режимі, переходить від відкритого стану до закритого стану за інтервал часу спаду t_c :

$$t_c = \tau_\beta \ln 9 \approx 2,2\tau_\beta. \quad (2.17)$$

Розглянутий ключ належить до типу біполярних насищених ключів зі статичним навантаженням.

Задача створення швидкодіючого біполярного ключа пов'язана із сумочливими вимогами щодо коефіцієнта насищеності.

Ключі на польовому транзисторі. Схемотехніка цифрових систем з використанням польових транзисторів інтенсивно розвивається і її використання швидко розширяється з низькочастотної електронної автоматики в такі галузі як вимірювальна та обчислювальна техніка, завдяки ряду позитивних характеристик польових транзисторів:

- низька залишкова напруга на відкритому ключі, яка дозволяє здійснювати комутацію електронних сигналів низьких рівнів;
- високий опір ключа у закритому стані;
- низька потужність споживання ключа, обумовлена особливостями транзистора і схемотехніки, яку застосовують;
- висока технологічність створення інтегральних схем;
- площа інтегрального транзистора на кристалі значно менша ніж біполярного, що дає змогу суттєво підвищити ступінь інтеграції схем.

В інтегральній схемотехніці використовують різні типи польових транзисторів. Транзистори на базі керованого р-п переходу (JFET-Junction Field Effect Transistor) знаходять використання в аналогових схемах перемикання, а МДН-структурі (MOSFET, MISFET – Metal-oxigen-Semiconductor Field Effect Transistor) застосовують у цифровій схемотехніці. Як ключові елементи використовують лише транзистори з індуктованим каналом.

Подібно до біполярних польові транзистори найбільш повно визначені сім'єю вихідних характеристик, на яких умовно виділяють дві ділянки. Перша з них (позначена цифрою I) – ділянка наростання струму. У цій ділянці, яка традиційно має називу тріодної, канал транзистора може розглядатись як прилад, що керується напругою затвор-витік U_{zv} . У ділянці II, яка називається пентодною, струм мало залежить від напруги стоку U_{c} .

Принципову схему такого ключа з п-каналом наведено на рис. 2.5.




Рисунок 2.5 – Принципова схема ключа з п-каналом, сім'я вихідних характеристик

Вигляд вихідних характеристик ілюструє важливу особливість МДН-транзисторів – відсутність залишкової напруги, яка характерна для біполярних структур.

Зменшення величини опору відкритого каналу досягається або за рахунок підвищення опору R_c , або шляхом підвищення напруги U_{3B} , яка має свої обмеження.

Лінія розподілення між двома ділянками характеристики $|U_{3B} - U_p| = U_p$ визначається роздільною напругою U_p .

Для аналізу схем з польовими транзисторами широко використовують вхідну стоко-затворну характеристику $I_C = f(U_{3B})$ (рис 2.6) на якій порогова напруга U_n визнає той рівень вхідної напруги, за якого з'являється пропускання індукованого каналу.

Стоко-затворна характеристика покладена в основу побудови схеми заміщення транзистора із джерелом струму I_c , що задається крутізною цієї характеристики g (рис 2.25), де r_{bc} – динамічний опір витік-стік, C_{3B} , C_{3C} , C_{bc} – паразитні міжелектродні ємності транзистора (позначення В, З, С – відповідно витік, затвор, стік).




Рисунок 2.6 – Вхідна стоко-затворна характеристика МДН-транзистора

Робота МДН-транзистора в режимі ключа суттєво відрізняється від роботи біполярного транзистора. Доти, доки входна напруга є меншою від порогового рівня U_{π} , транзистор перебуває в закритому стані і напруга на його виході дорівнює напрузі джерела живлення E_c . У разі збільшення U_{bx} транзистор спочатку проходить ділянку пентодних характеристик П, а потім досягши співвідношення $U_{bx} > U_{\pi} + U_p$, переходить у тріодну ділянку I, де його внутрішній опір зменшується до величини $R_b \approx (g_o U_{\pi})^{-1}$.

У зв'язку з тим, що в МДН-транзисторах режим насиження відсутній, величина вихідної напруги ключа (низький рівень) залежить від R_c і її треба розраховувати, виходячи з умов завадостійкості ключа.

Специфіка процесів у випадку зміни станів ключа проявляється у тому, що його внутрішні процеси мають значно більшу швидкість, ніж зовнішні, пов'язані з зарядом та розрядом паразитних конденсаторів. Найбільший вплив на тривалість фронтів має емність конденсатора C_{bc} (рис 2.7), поєднана з емністю навантаження, монтажу та ін. Зарядження конденсатора C_{bc} відбувається через резистор R_c від джерела живлення E_c , розрядження – через відкритий канал транзистора з опором R_b . Враховуючи, що $R_c \gg R_b$ (співвідношення між ними перевищує в інтервалі 10...20), зарядний струм приблизно на стільки ж менший, ніж розрядний, а це означає, що швидкодія ключа обмежується часом зарядження конденсатора C_{bc} через резистор R_c . Зменшення часу зарядження конденсатора C_{bc} за рахунок зниження опору резистора R_c недоцільне, оскільки це призводить до зниження завадостійкості ключа.




Рисунок 2.7 – Схема заміщення МДН-транзистора

Діодно-транзисторна логіка. Дано технологія побудови цифрових схем базується на використанні біполярних транзисторів, діодів і резисторів. Свою назву технологія отримала завдяки реалізації логічних функцій за допомогою діодних кіл, а посилення і інверсії сигналу - за допомогою транзистора.

Показана на рисунку 2.8 схема є типовим елементом 2I-НЕ: якщо хоч би на одному з входів рівень логічного нуля, то струм тече через R1 і діод у вхідне коло..




Рисунок 2.8 – Схема двовходового логічного елемента 2I-НЕ на ДТЛ

На анодах діодів напруга 0,7В, якої недостатньо для відкриття транзистора. Транзистор закритий. На виході формується рівень логічної одиниці. Якщо на всі входи поступає рівень логічної одиниці, струм тече через R1 на базу транзистора, утворюючи на анодах діодів напругу 1,4В. Оскільки напруга рівня логічної одиниці більша цієї величини, входи діодів зворотно зміщені і не беруть участі в роботі схеми. Транзистор відкритий в режимі насиження. У транзистор втікає струм навантаження, за величиною значно більший струму навантаження в стані логічної одиниці.

Основна перевага ДТЛ над попередньою технологією РТЛ - можливість створення великого числа входів. Затримка проходження сигналу як і раніше досить висока, через повільний процес витоку заряду з бази в режимі насиження (коли всі входи мають високий рівень) при подачі на один з входів низького рівня. Цю затримку можна зменшити підключенням бази транзистора через резистор до загального проводу або до джерела негативної напруги.

У сучаснішій і ефективнішій технології ТТЛ дана проблема вирішена шляхом заміни діодів на мультиемітерний транзистор. Це також зменшує площину кристала (в разі реалізації у вигляді інтегральної схеми, і відповідно дозволяє добитися вищої щільності елементів).

Транзисторно-транзисторна логіка. У ІС транзисторно-транзисторної логіки (ТТЛ) вдало поєднується гарні функціональні показники: швидкодія, завадостійкість, навантажувальна здатність з помірним споживанням енергії і невисокою вартістю. Більше половини обсягу світового виробництва ІС припадає на частку ТТЛ.

Основною особливістю ТТЛ ІС є те, що у вхідному колі використовується багатоемітерний транзистор (БЕТ), що має кілька емітерів, розташованих у загальній базі.

Залежно від сигналів на вході БЕТ працює в прямому або в інверсному включенні. Для забезпечення оптимальних умов роботи в інверсному

включенні, коли напруга на емітерах вища напруги на колекторі, забезпечується дуже малий коефіцієнт передачі струму ($h_{21J} = 0,005 \div 0,05$). На емітерних переходах БЕТ виконується логічна операція "І".

Стандартна серія ТТЛ як базовий ЛЕ має схему «І-НЕ», зі складним інвертором, яка має три каскади (рис. 2.9): вхідний – реалізований на транзисторі VT₁, фазороздільний – на транзисторі VT₂, вихідний підсилювальний каскад – на транзисторах VT₄, VT₅.

Вхідний каскад працює в такий спосіб. При подачі на усі виходи напруги високого рівня (логічної «1») струм через резистор R₁ потече через перехід Б-К VT₁ у базу VT₂, при цьому на колекторі VT₁ буде високий рівень напруги. При цьому БЕТ працює в інверсному режимі, емітерний перехід зміщений у зворотному напрямку, а колекторний – у прямому.

Коли хоча б на один із входів подана напруга низького рівня (логічний «0»), то струм через резистор R₁ буде витікати зі схеми через перехід Б-Е транзистора VT₁, на колекторі VT₁ установиться низький рівень напруги. Відповідний емітерний перехід буде зміщений у прямому напрямку, оскільки потенціал бази вищий потенціалу емітера.




Рисунок 2.9 – Логічний елемент «І-НЕ» ТТЛ-логіки

До усіх входів транзистора VT₁ підключені демпфірувальні діоди VD₁-VD₃, що при нормальному використанні ІС зміщені в зворотному напрямку і не впливають на роботу схеми. Вони служать для обмеження імпульсів напруги перешкоди негативної полярності. При цьому потрібний діод відмикається й утримує напругу на вході на рівні - 0,7 В. Фазороздільний каскад виконаний на транзисторі VT₂, в емітерне коло якого включене коригувальне коло R₂, R₄, VT₃, що поліпшує передатну характеристику і завадостійкість схеми. При першому розгляді він може бути поданий як резистор $R_{3EKB} = 1\text{k}\Omega$.

Коли на вході VT₁ подана логічна «1», через його відкритий колекторний перехід тече струм, що підтримує VT₂ у відкритому стані. Якщо VT₂ відкритий, то VT₅ також відкритий і на виході схеми підтримується низький рівень потенціалу (логічний «0»).

Коли на одному з входів присутній логічний «0», на колекторі VT₁ потенціал буде недостатній для відмикання VT₂. Транзистори VT₂ і VT₅ закриті, VT₄ і VT₄ - відкриті і забезпечують на виході схеми високий рівень напруги, що відповідає логічній одиниці.

У момент зміни рівня вхідного сигналу з високого на низький транзистор VT₅ запирається, а VT₄ починає проводити струм раніше моменту, у який VT₅ буде цілком закритий. При цьому виникає шлях струму від шини живлення на землю, у колі живлення відбуваються кидки струму, котрі резистор R₅ обмежує рівнем 20÷30 mA. Це є основним недоліком ТТЛ ІС зі складним інвертором.

При малих значеннях вхідної напруги, коли запирається фазорозщільнювач на VT₂ і відмикается VT₄, на виході схеми встановлюється потенціал:

$$U_{\text{вих}}^1 = U_{\text{Дж}} - 2U^*, \quad (2.18)$$

де $U^* = 0,7$ В – спад напруги на відкритому кремнієвому p-n-перехіді. При цьому потенціали бази VT₁ і VT₂ рівні;

$$\begin{cases} U_{B1} = U_{BX} + U^* \\ U_{B2} = U_{BX} + U_{ЗАЛ1}, \end{cases} \quad (2.19)$$

де $U_{ЗАЛ} = 0,1 \div 0,2$ В – залишковий спад напруги на БЕТ.

У процесі збільшення вхідна напруга досягає рівня

$$U_{BX_від2} = U_{ВД} + U_{ЗАЛ1}, \quad (2.20)$$

при якому відмикается VT₂, але усе ще замкнений VT₅; при цьому напруга відмикання VT₂ визначається за формулою:

$$U_{ВД2} = 1,2\phi_T \ln \frac{0,01I_{KН2}(1-\alpha_1)}{I_{E2}}. \quad (2.21)$$

Коли $U_{BX_від} = U_{B2} + U_{KE1} + U_{ВД5}$, відмикается VT₅. При цьому:

$$U_{\text{вих}_{\min}} = U_{\text{вих}} - R_2(U_{BX_від} - U_{BX_від2}) / R_{ЗЕКН}. \quad (2.22)$$

При збільшенні U_{BX} потенціали U_{B1} і U_{B2} ростуть, поки U_{BX} не досягне значення порога переключення $V_p = 2U^* - U_{ЗАЛ1}$. При цьому $U_{B1} = 3U^*$; $U_{B1} = 2U^*$; $U_{B4} = U_{B5} = U^*$, транзистори VT₂, VT₃, VT₅ відкриті. Починає протікати колекторний струм транзистора VT₂, внаслідок чого потенціали U_{K2} і $U_{\text{вих}} = (U_{K1} - 2U^*)$ зменшуються. При подальшому рості U_{BX} потенці-

али U_{B1} , U_{B2} , U_{B5} зберігають досягнуті значення, емітерні переходи БЕТ запираються. Струми насиження транзистора VT_2 визначаються за формулами:

$$\begin{aligned} I_{KH1} &\approx (U_{ДЖ} - U^*) / R_2 \\ I_{BH1} &= (1 + M\beta_1)(U_{ДЖ} - 3U^*) / R_1, \end{aligned} \quad (2.23)$$

де M – число входів БЕТ.

При цьому потенціал $U_{K1} = U^*$.

Насичення транзистора VT_3 забезпечується при величині струму насиження

$$I_{KH3} = 1,5 \frac{U^*}{R_4}, \quad (2.24)$$

Звичайно вибирають $R_2 = R_4$.

При величині $U_{BX_IP} = U_{B2} + U_{3AL1} + U_{BH5}$ – вихідний інвертор насиження і на виході встановлюється потенціал $U_{BIX}^0 = U_{3AL5}$.

При $U_{ДЖ} = 5$ В номінальні значення $U_{BIX}^1 = 3,3$ В і $U_{BIX}^0 = 0,2$ В.

Струм насиження бази транзистора VT_5 має величину

$$I_{BH5} = I_{BH1} + I_{KH1} - \frac{U^*}{R_4}. \quad (2.25)$$

При $U_{BX} = 2,4$ В вхідний струм дорівнює 10 - 20 мА. При $U_{BX} = 4$ В цей струм зростає до граничного значення 40 мА.

Завадостійкість ТТЛ ІС визначається виразами:

$$\begin{aligned} U_P^+ &= 2U^* - U_{3AL1} - U^* \\ U_P^- &= U_{ДЖ} - 4U^* - U_{3AL1}. \end{aligned} \quad (2.26)$$

Практично $U_P^+ = 1$ В; $U_P^- = 0,4 + 0,6$ В при найгіршому сполученні параметрів режиму.

Коефіцієнт розгалуження визначається за формулою:

$$K_{PO3} = \frac{\beta + 1}{\beta_1} \cdot \frac{R_1}{R_3} \cdot \frac{U_{ДЖ} - 4U^* - U_P^- - U_{3AL1}}{U_{ДЖ} - U^*}. \quad (2.27)$$

Де типові значення $\beta = 30 \div 50$, $\beta_1 = 0,2 \div 0,5$.

Зі збільшенням опору R_1 зменшується струм, що відбирається емітерами БЕТ, що сприяє поліпшенню навантажувальної здатності ІС.

На рис. 2.10 зображені перемикальну характеристику ТТЛ зі складним інвертором.




Рисунок 2.10 – Перемикальна характеристика ТТЛ зі складним інвертором

Однією з перших серій даної технології була серія КР 1531 зі споживаною потужністю 10 мВт на елемент I-НЕ; середній час затримки складає 10 нс.

Найбільш швидкодіючими є ТТЛ IC із транзисторами Шоткі, (ТТЛШ) у яких колекторний переход шунтується структурою метал-напівпровідник (діодом Шоткі). Цей діод має меншу напругу відмикання в порівнянні з р-n-переходом ($U_{D\text{Ш}}^* = 0,2 \div 0,4$ В проти 0,7 В), тому під час дії імпульсу він відкривається раніше, чим запобігається нагромадження надлишкового заряду в базовій області транзистора. Цим забезпечується ненасичений режим роботи транзисторів, що значно знижує час їхнього переключення, а отже, підвищує швидкодію IC.

Недолік елементів ТТЛШ у порівнянні з ТТЛ IC - зменшення завадостійкості U_n^+ внаслідок підвищення рівня $U_{\text{вих}}^0$ і зниження порогу переключення V_n :

а) для серії К 531

$$\begin{aligned} U_{\text{вих}}^0 &\approx U^* - U_{D\text{Ш}}^* \\ V_n &= U^* + U_{D\text{Ш}}^* \\ U_n^+ &= V_n - U_{\text{вих}}^0 \approx 2U_{D\text{Ш}}^* \end{aligned} \quad (2.28)$$

Практично $U_n^+ = 0,8$ В при $+20^\circ\text{C}$ та $U_n^+ = 0,3 \div 0,5$ В при $+125^\circ\text{C}$.

б) для серії К 555

$$V_n = 2U^* - U_{D\text{Ш}}^*, \quad (2.29)$$

$$U_n^+ = U^*. \quad (2.30)$$

Реальне значення $U_n^+ = 0,6$ В при $+125^\circ\text{C}$.

В елементах серії К 531 досягається затримка 6 нс при споживаній потужності 20 мВт, елементи серії К 555 забезпечують затримку 20 нс при споживаній потужності 2 мВт (малопотужна серія). Перспективними є серії ТТЛШ КР1531 (швидкодіюча) і КР1533 (малопотужна).

Складний інвертор завдяки малим вихідним опорам в обох вихідних станах має гарну навантажувальну здатність на один вихід в залежності від типу ІС можна підключити від 10 до 30 входів ТТЛ тієї ж серії. Якщо ж з'єднати між собою виходи різних мікросхем, то коли в одному елементі відкритим виявиться верхній, а в іншому нижній транзистор, у колі потече струм, небезпечний для вихідних транзисторів. З цієї причини виходи складних інверторів не можна підключати до загального навантаження.

Для забезпечення запасу завадостійкості логічні рівні ТТЛ елементів з відкритим колектором повинні бути в тих же межах, що і для приладів зі складним інвертором: $U_{VH}^1 = 2,4B$, $U_{VH}^0 = 0,4B$. Значення цих рівнів визначається величиною навантажувального опору R_H , що лежить у межах від $R_{H\min}$ до $R_{H\max}$:

$$R_{H\max} = \frac{U_{ДЖ} - U^1}{K_{VH} \cdot I_{VH} + K_{BX} \cdot I_{BX}^1}, \quad (2.31)$$

$$R_{H\min} = \frac{U - U^0}{I_{VH\max}^0 - K_{OBVX} \cdot I_{BX}^0},$$

де K_{VH} - число об'єднаних виходів;

K_{BX} - число підключених входів;

I_{VH} - струм відтоку на виході

$I_{VH\max}^0$ - максимальний припустимий струм логічного «0» одного елемента.

Максимальна швидкодія досягається, коли $R_H = R_{H\min}$.

Мікросхеми емітерно-зв'язаної логіки. Найбільш швидкодіючими ЦІС у даний час є елементи емітерно-зв'язаної логіки (ЕЗЛ), що працюють у режимі перемикання струму. У них висока швидкодія забезпечується за рахунок запобігання насиченню транзисторів шляхом введення глибокого зворотного зв'язку за струмом за допомогою резистора в колі емітера, що сприяє скороченню тривалості перехідних процесів у базі транзисторів.

Найбільш простим є елемент ЕЗЛ, наведений на рис. 2.11. Основу схеми складає перемикач струму на транзисторах з об'єднаними емітерами, у колі яких задається постійний струм I_E шляхом використання високоомного резистора R_E або генератора стабільного струму. Значення I_E вибирається так, щоб вимкнути насичення транзисторів, що утворюють перемикач струму.

Струмовий перемикач на транзисторах VT₁ - VT₃ являє собою диференціальний каскад, що працює в ключовому режимі, збільшення числа входів досягається підключенням додаткових транзисторів паралельно транзисторам VT₁, VT₂.




Рисунок 2.11 – Логічний елемент емітерно-зв'язаної логіки

Струмовий перемикач призначений для виконання логічних функцій, посилення входних сигналів по струму, формування прямих та інверсних вихідних сигналів і забезпечення необхідної завадостійкості. Вихідні емітерні повторювати на VT₄, VT₅ служать для посилення вихідних сигналів за потужністю, одержання заданої навантажувальної здатності, узгодження ЕЗЛ елементів по входу і виходу.

Джерело опорної напруги на транзисторі VT₆ задає на струмовому перемикачі опорний рівень щодо якого відбувається перемикання. Коли на усіх входах $U_{bx} = U^0 < -E_0$, то VT₁ і VT₂ закриті. Потенціали колекторів цих транзисторів мають величину:

$$U = \frac{I_{35} \cdot R_1}{\beta + 1}, \quad (2.32)$$

де $I_{35} = I_{R0}$,

$$I_{R0} = \frac{E + U}{R_0}. \quad (2.33)$$

Вхідний струм $I_{bx}^0 = 0$.

На виході 1 установлюється потенціал логічної одиниці

$$U^1 = U_{K1} - U^*. \quad (2.34)$$

Транзистор VT₃ відкритий, його емітерний струм

$$I_{35} = \frac{U_{bx} - E_0 - U^*}{R_E}. \quad (2.35)$$

Потенціал колектора цього транзистора

$$U_{K2} \approx \frac{R_2}{R_E} (U_{bx} - E_0 - U^*). \quad (2.36)$$

На виході 2 установлюється потенціал логічного нуля

$$U^0 = U_{K2} - U^* = -U^* - \frac{R_2}{R_E} (U_{DK} - 2U^*). \quad (2.37)$$

Якщо на M_0 входах мікросхеми з'являється потенціал $U_{DK} = U^1 > -E_0$, то відповідні вхідні транзистори відкриті, а VT_3 закритий.

Емітерні струми вхідних транзисторів

$$I_H = \frac{U_{DK} - U_{BX} - U^*}{M_0 R_E}. \quad (2.38)$$

Вхідні струми елемента

$$I_{BX}^1 = \frac{I_{E1}}{\beta + 1} = \frac{U_{DK} - 2U^*}{M_0 R_E (\beta + 1)}. \quad (2.39)$$

Протікання колекторних струмів відкритих вхідних транзисторів викликає зниження їхнього колекторного потенціалу на величину

$$-M_0 \cdot \alpha \cdot I_{E1} \cdot R_L. \quad (2.40)$$

У результаті на виході 1 установиться потенціал U^0 , а на виході 2 - потенціал U^1 .

Для того щоб значення рівня U^0 були однакові на обох виходах, повинне виконуватися співвідношення колекторних навантажень:

$$\frac{R_2}{R_1} = \frac{U_{DK} - E_0 - U^*}{U_{DK} - 2U^*}. \quad (2.41)$$

Величина логічного перепаду визначається виразом

$$U_\pi = U^1 - U^0 \approx \frac{R_2}{R_E} (U_{DK} - 2U^*). \quad (2.42)$$

Величина U_π вибирається з умови забезпечення ненасиченого режиму роботи VT_1 та інших вхідних транзисторів:

$$U_{K1} > U_{E1}. \quad (2.43)$$

Оскільки максимальна величина $U_{E1} = U^1 = -U^*$, а мінімальна величина $U_{K1} = -U_\pi$, то одержуємо обмеження на величину логічного перепаду:

$$U_\pi \leq U^*.$$

Середній поріг перемикання: $V_\pi = -E_0$.

Для забезпечення завадостійкості $U_\pi^+ = U_\pi^- = \frac{U_\pi - \Delta V_\pi}{2}$ величину варто вибрати як

$$E_0 = 0,5(U^0 + U^1) \approx -(U^* + 0,5U_\pi), \quad (2.44)$$

де $\Delta V_n = 0,15 B$.

Джерело дас опорну напругу:

$$-E_0 = -U^* - (U_{ДК} - 2U^*) \cdot \frac{R_4}{R_4 + R_5}, \quad (2.45)$$

$$\frac{R_4}{R_4 + R_5} = 0,5 \frac{R_1}{R_E}. \quad (2.46)$$

Звичайно змінюється одне опорне джерело на 5-10 елементів ЕЗЛ.

На практиці: $U_n^+ = U_n^- = 0,1 \div 0,2$ В.

Коефіцієнт розгалуження визначається за формулою:

$$K_{POZ} = \frac{R_E}{R_1} \cdot \frac{2U_n^-}{U_{ДК} - 2U^*}. \quad (2.47)$$

ЕЗЛ IC мають найбільше енергоспоживання серед відомих типів мікросхем. Споживана потужність визначається за формулою:

$$D = U_{AE} \cdot \left(\frac{U_E}{R_1} + 2 \frac{U_{AE} + U^0 + U^1}{R_4} \right). \quad (2.48)$$

На рис. 2.12 зображено перемикальну характеристику ЕЗЛ-елемента.




Рисунок 2.12 – Перемикальна характеристика ЕЗЛ-елемента

Використання в елементах ЕЗЛ негативної напруги живлення пояснюється тим, що при цьому коливання напруги Е значно менше впливають на значення рівнів U^0 , U^1 , що важливо для схеми з малим логічним перепадом.

На рис. 2.13 – вхідна характеристика ЕЗЛ-елемента.




Рисунок 2.13 – Вхідна характеристика ЕЗЛ-елемента

Для побудови цифрових пристройів широко застосовується серія 500 ЕЗЛ ІС. Напруга живлення мікросхем серії $U_{ДК} = -5,2$ В. При використанні в ЕЗЛ-елементі негативної логіки більш додатний потенціал (-0,9 В) відповідає логічному нулю, а більш від'ємний (-1,7 В) – логічній «1». У негативній логіці елемент виконує функцію $2I / 2I\text{-НЕ}$, тоді як у розглянутому вище прикладі елемент виконує функцію $2\text{АБО} / 2\text{АБО-НЕ}$ в позитивній логіці.

Логічний перепад елемента $U_{ll} = 0,8$ В, опорна напруга $E_0 = -1,3$ В (середнє значення між логічними рівнями). Для зниження потужності, що розсіюється, і можливості організації монтажної логіки на вихіді ЕЗЛ-елементів навантажувальні резистори вихідних емітерних повторювачів винесені за межі мікросхеми і можуть підключатися до окремого джерела живлення -2,0 або -2,4 В. Навантажувальні резистори в першому випадку можуть бути 50, 75, 100 Ом, у другому – 75, 100 Ом.

У коло бази вхідних транзисторів ввімкнені опори R_E , котрі служать для стікання зворотного базового струму і надійного запирання незадіяніх вхідних транзисторів.

Особливістю схемотехнічного рішення є роздільне підключення шини землі до струмового перемикача і джерела опорної напруги з одного боку, і до кола емітерного повторювача з іншого.

У іншому випадку імпульсний струм колекторів вихідних транзисторів, підключених до загальної шини, створював би в ній напругу перешкоди, що попадає через резистори R_1, R_2 на вихід елемента.

Інтегральна інжекційна логіка (I^2L). За допомогою даного типу ІС вдалося подолати традиційні недоліки біполярних ІС: малу щільність компонування і високу потужність, що розсіюється на вентиль. За ступенем інтеграції I^2L ІС перевершують КМОН ІС, за рівнем розсіюваної потужності приблизно відповідають КМОН-схемам, а за півидкодією – біполярним

ІС. Невелика потужність, що розсіюється в I^2L -схемах, пояснюється відсутністю резисторів, велика швидкодія при малих потужностях сложивання – незначними паразитними емностями, відсутністю нагромадження заряду і невеликою різницею логічних рівнів.

Логічні елементи цього класу містять ключові п-п-п транзистори, коло бази кожного з яких живиться від індивідуального генератора струму, реалізованого на основі горизонтального р-п-р транзистора (рис. 2.14). Емітерна область цього транзистора називається інжектором, підключачеться до позитивного джерела живлення. Колектор п-п-р і база п-п-п транзистора являє собою одну область напівпровідника р-типу. Один інжектор може живити кілька ключів, тобто транзистор VT_1 може мати кілька колекторних областей. В свою чергу п-п-п транзистори звичайно теж мають кілька колекторів (5-10), що є логічними виходами елемента, що здійснює інвертування вхідного сигналу.




Рисунок 2.14 – Логічний елемент I^2L

При такій структурі не потрібна ізоляція між елементами, тому що вони мають загальну п-область. Оскільки величина п-п-п транзистора залежить від відношення площ колекторного та емітерного переходів $\frac{S_{K1}}{S_E} \ll 1$, то нормальні значення $\beta_N = 2 \div 20$, тоді як інверсне його значення $\beta_I \approx 100$.

Чим більше колекторів, тим менше β . Збільшення відстані від колектора ключового транзистора до інжектора також знижує значення β . Тому в схемах з великою кількістю виходів колектори розташовують з обох боків інжектора або застосовують кілька інжекторів. Однак значне збільшення числа колекторів приводить до погіршення динамічних характеристик через збільшення емності колекторного переходу.

Принцип дії I^2L -елемента полягає в тому, що емітер транзистора VT_1 інжектує носії заряду, що надходять у емітерну область транзистора VT_2 , що одночасно є базою VT_1 . Тому схема називається інжекційною. Ці носії, надходячи в базу VT_2 , утворюють його колекторні струми. Інвертор виключається тоді, коли струм інжектора відбирається з бази VT_2 в інше коло, наприклад, у колекторне коло попереднього ключа. Таке переключення забезпечується шляхом відповідного зменшення $U_{вх}$, що керує зсувом на емітерному переході інвертора. При зниженні $U_{вх}$ до рівня напруги відми-

кання транзистора $U_{\text{вх_вил}} = (V_{\text{п}} - 5,7\varphi_T)$ струм переключається з вхідного кола інвертора в колекторне коло попереднього ключа. Струм інжектора повинен бути досить великим, щоб забезпечити необхідне значення $\beta > 1$ і швидкий перезаряд паразитних емностей.

Низький потенціал на вході VT₂ створюється при насиченні транзистора VT₂ попереднього ключа. При цьому $U_{\text{вх}} = U^0 \approx 1,2\varphi_T \ln \frac{S_1}{S_1 - 1}$, $S_1 = 3 \div 4$. VT₂ закритий, а транзистор VT₁ працює в активному режимі, забезпечуючи вхідний струм $I_{\text{вх}}^0 = \alpha I_I$, де $I_I = \frac{U_{\text{дж}} - U^*}{R_I}$ – струм, який входить в інжектор від джерела живлення. При цьому на колекторі закритого транзистора буде потенціал $U^1 = U^*$ (напруга $U_{\text{бз}}$ відкритого емітерного переходу наступного каскаду).

Підвищення $U_{\text{вх}}$ починається, коли запирається транзистор VT₂ попереднього інвертора. Емітерний перехід VT₁ відкривається, коли $U_{\text{вх}}$ досягає порогу переключення: транзистор VT₁ при цьому знаходиться в насиченому стані.

Перемикальна характеристика елемента I²L наведена на рис. 2.15. Показані на ній характерні точки визначаються за наведеними вище виразами.

Завадостійкість елемента визначається за формулами:

$$\begin{aligned} U_n^+ &= U^* - U^0 \\ U_n^- &= 1,2\varphi_T \ln S_1. \end{aligned} \quad (2.49)$$

Потужність, споживана елементом, описується виразом $P = U^* \cdot I_I$, за умови, що резистор R_I розташовується поза мікросхемою. Необхідна напруга живлення $U_{\text{дж}} = (4 \div 6)U^*$, що на практиці складає $3 \div 5$ В.




Рисунок 2.15 – Перемикальна характеристика елемента I²L

Як показує аналіз, коефіцієнт розгалуження I^2L елемента дорівнює 1. Тому до кожного з колекторів транзистора VT₁ підключається тільки один навантажувальний елемент I^2L .

Весь I^2L елемент розміщається на площині, яку звичайно займає БЕТ стандартного елемента ТТЛ типу.

Особливість I^2L схем полягає в тому, що їхні робочі точки можуть змінюватися в широкому діапазоні $10^{-8} \div 10^{-3}$ А. Це дозволяє змінювати робочу частоту елемента простою зміною струму інжектора.

Крім того, на одному кристалі можна реалізувати як мікропотужну I^2L схему, так і елементи з робочими струмами в кілька мА.

Шляхом монтажного з'єднання виходів інверторів металевими провідниками можна реалізувати логічні операції: монтажне I, монтажне АБО, на основі яких можна реалізувати будь-яку логічну функцію.

Логічні мікросхеми на комплементарних МОН-транзисторах. ІС на основі МОН-транзисторів є перспективними мікросхемами. Потужність, споживана в статичному режимі такими елементами, складає десятки новатт, швидкодія біля 10 Мгц. Серед ІС вони мають найбільшу завадостійкість. Такі елементи не чутливі до змін напруги джерела живлення.

В ІС на КМОН-транзисторах логічна операція I-НЕ реалізується шляхом послідовного включення вхідних транзисторів, а АБО-НЕ - паралельним включенням. При цьому на кожен вхід потрібно два транзистори.

У мікросхемі I-НЕ навантажувальні транзистори з р-каналом вмикуються паралельно одній одному (рис. 2.16, а). Тоді як у мікросхемі АБО-НЕ вони утворюють послідовне коло (рис. 2.16, б).




Рисунок 2.16 – Логічні елементи на КМОН-транзисторах

При визначенні статичних характеристик КМОН ІС можна скористатися результатами аналізу ключового елемента. При цьому варто замінити групу з M транзисторів кожного типу в провідному стані одним еквівалент-

тним транзистором з питомою крутизною S_{0EKB} , обумовленою формулами $S_{0EKB} = S_0 / M$ для послідовно ввімкнених транзисторів і $S_{0EKB} = MS_0$ для паралельно ввімкнених транзисторів.

Коли на всі входи схеми подано низький потенціал $U_{BX} < U_{02}$, транзистори VT₂ закриті, а транзистори VT₁ відкриті.

На виході встановлюється потенціал $U^1 = U_{DK}$.

При вхідній напрузі $U_{BX, ВД} = U_{02}$ вхідні транзистори відкриваються і починається спад вихідної напруги.

При $U_{BX} = U_{DK} - U_{01}$ замикаються транзистори VT₁ і на виході елемента встановлюється рівень логічного нуля $U^0 \approx 0$.

Завадостійкість визначається формулами:

$$U_n^+ \approx U_{02}, \quad U_n^- = U_{DK} - U_{01}. \quad (2.50)$$

При типових значеннях $U_{01} = U_{02} = 2 \div 3V$ завадостійкість складає 2 В і вище, тобто істотно більше, ніж для всіх інших типів ІС. Напруга живлення вибирається з умови $U > U_{01} + U_{02}$ і складає звичайно 5 \div 9 В. У динамічному режимі споживана потужність визначається виразом

$$P = f_n \cdot C_n \cdot U_{DK}^2, \quad (2.51)$$

де f_n – робоча частота переключення;

C_n – ємність навантаження елемента.

На практиці $C_n = 1 \div 10 \text{ пФ}$.

Імпульсна система елементів. В імпульсній системі елементів використовуються тільки імпульсні інформаційні сигнали. В цій системі зазвичай застосовуються логічні елементи АБО, І, НЕ та імпульсні (динамічні) тригери. Інформаційні сигнали з виходів одних логічних елементів поступають на входи інших через конденсатори, обмотки трансформаторів, що виключають взаємозв'язок елементів за постійним струмом.

Імпульсні елементи характеризуються відносно простою схемою і малою споживаною потужністю. Недоліком імпульсних елементів є труднощі реалізації конденсаторів великої ємності і трансформаторів методами інтегральної технології.

Схема імпульсного елемента АБО показана на рис. 2.17. Вона відрізняється від аналогічного потенціального елемента наявністю на вході розподільного RC-кола, причому стала часу $\tau = RC \gg t_i$, де t_i – тривалість вхідних інформаційних імпульсів. Сигнал на виході елемента АБО виникає у випадку наявності імпульсу хоча б на одному вході.




Рисунок 2.17 – Імпульсний елемент АБО та часові діаграми роботи

Схема імпульсного діодного елемента I показана на рис. 2.18, вона аналогічна схемі імпульсного елемента АБО наявністю RC-кола, причому стала часу $\tau = RC \gg t_i$ і повинна виконуватись умова $R_1 \gg R$. Сигнал на виході елемента «I» виникає при збігу імпульсів на всіх входах.




Рисунок 2.18 – Імпульсний елемент I та часові діаграми роботи

Схема імпульсного елемента НЕ, що реалізовує логічну функцію $Y = X_1 \bar{X}_2$, показана на рис. 2.19. Якщо $X_2 = 0$ то на виході елемента повторюється значення змінної X_1 . При наявності імпульсу на вході X_2 на вторинній обмотці W_2 трансформатора T_p наводиться напруга, що компенсує запірне зміщення $+U_{cm}$. Тому діод $VD2$ відкривається і вихід елемента практично підключається до потенціалу землі, тобто забезпечується значення логічного 0.

В імпульсних схемах часто використовуються штучні лінії затримки, що складаються із LC-ланок Т-подібного типу. Тривалість затримки визначається співвідношенням $t_s = n\sqrt{LC}$, де n – кількість ланок, L – індуктивність (мкГн), C – ємність (Пф) (рис. 2.20).

Для усунення завад на вході і виході лінії затримки вмикають резистор з хвильовим опором $\rho = \sqrt{L/C}$.




Рисунок 2.19 – Імпульсний елемент НЕ та часові діаграми роботи




Рисунок 2.20 – Штучна лінія затримки: схема та умовне позначення

Потенціально-імпульсна система елементів. В потенціально-імпульсній системі елементів використовуються потенціальні і імпульсні сигнали. В цій системі застосовують як чисто імпульсні, так і потенціальні елементи, і також спеціальні потенціально-імпульсні схеми на основі діодів, транзисторів і трансформаторів. Потенціально-імпульсні елементи широко застосовувались в комп'ютерах першого і другого поколінь. Зараз їх використовують в спеціалізованих цифрових пристроях. Потенціально-імпульсні елементи за споживанням енергії займають проміжне положення порівняно з імпульсними і потенціальними схемами. Схема потенціально-імпульсного діодно-трансформаторного логічного елемента І-АБО, що реалізує функцію $Y = I_1 P_1 \vee I_2 P_2$, де I_1, I_2 – імпульсні сигнали, P_1, P_2 – потенціальні сигнали, показана на рис. 2.21. Наявність імпульсу позитивної полярності заданої амплітуди відображає логічну «1», високий рівень – логічний «0».

В діодно-трансформаторній схемі І-АБО діоди VD1 і VD2 виконують роль ключів: вони відкриваються в тому випадку, якщо на аноді діє відкривний позитивний імпульс, а на катоді – потенціал землі. При цьому до первинної обмотки W_{11}, W_{12} прикладається імпульс напруги, що трансформується на вихідній обмотці W_2 трансформатора T_p (рис. 2.22). Резистор R_{sh} і діод D_{sh} формують шунтуване (демпферне) коло, що зменшує вихі-

дні імпульсні коливання. При наявності на потенціальних входах Π_1 і Π_2 високого рівня напруги, діоди VD1 і VD2 закриваються, і первинні обмотки відключаються від імпульсів напруги: на вихіді імпульсний сигнал відсутній.




Рисунок 2.21 – Потенціально-імпульсний елемент I-АБО: схема та часові діаграми роботи

Схема потенціально-імпульсного елемента I-АБО з підсилювачем-формувачем на вихіді показана на рис. 2.22. Підсилювач-формувач побудований на транзисторі VT1 з імпульсним трансформатором T_{p2} в електричному колі колектора.




Рисунок 2.22 – Елемент I-АБО з підсилювачем-формувачем

Основне призначення підсилювача-формувача полягає в тому, щоб забезпечити вихідний сигнал необхідної форми (зазвичай прямокутний), амплітуди та тривалості. В вихідному стані транзистор n-p-n типу VT1 закритий негативною напругою зміщення $-E_{zm} = -1V$, що подається через обмотку W_2 трансформатора T_p1 на базу, струм в електричному колі колектора не протікає і вихідний імпульс відсутній.

При збігу імпульсного і потенціального сигналів на входах обмоток W_{11} і W_{12} (чи обох одночасно) на вихідній обмотці трансформатора T_{p1} індукується напруга, що компенсує запірну напругу і відкриває транзистор $VT1$. Потенціал між колектором і емітером насищеною транзистора близький до нуля, тому напруга джерела живлення U_{cc} практично повністю прикладається до обмотки W_k трансформатора T_{p2} . На вихідній обмотці W_h формується імпульс напруги з постійною амплітудою $U_m = (U_{cc} \cdot W_h)/W_k$. Тривалість вихідного імпульсу визначається часом зарядження емітерним струмом конденсатора C_e до рівня напруги, що закриває транзистор $VT1$. Коло із резистора R_{sh} і діода D_{pi} зменшує післяімпульсні викиди у вторинних обмотках трансформаторів.

Цифрові елементи на основі магнітної схемотехніки. Магнітні схеми (МС) будується на основі електромагнітного кола, частиною якого є магнітний матеріал. Їх застосовують для перетворення, обробки і зберігання інформації. Для побудови МС використовують ряд фізичних явищ: феромагнітних, магнітно-напівпровідниковых, магнітооптических, надпровідності тощо.

Явища феромагнетизму характеризуються:

- нелінійним характером процесу намагнічування і високою магнітною проникністю;
- ефектом магнітного гістерезису, що використовується для зберігання інформації.

До переваг МС відносять: високу надійність роботи і радіаційну стійкість; зберігання інформації, без споживання енергії; високу температурну стабільність і завадозахищеність.

Застосовують кілька методів інтеграції і мініатюризації МС:

- конструктивний (технологічний) – перехід до інтегральної схемотехніки;
- функціональний – МС виконує кілька функцій;
- фізичний – в одному і тому ж феромагнетику використовуються різні фізичні явища, наприклад магнітні і магнітноакустичні.

За видом оброблюваної інформації МС поділяються на аналогові та цифрові. В магнітній схемотехніці виділяють такі напрями:

- на кільцевих сердечниках;
- на конструкціях зі складним магнітопроводом;
- на магнітних доменах і ефекті Джозефсона.

В комп'ютерній схемотехніці застосовують магнітні елементи на феритових кільцевих сердечниках. Межова крива намагнічування $B = f(H)$ являє собою прямокутну петлю гістерезису (рис. 2.23).




Рисунок 2.23 – Крива намагнічування

На цій характеристиці використовуються позначення: H – напруга магнітного поля; B – магнітна індукція, $\pm B_r$ – залишкова магнітна індукція; B_m – індукція насычення, максимальне значення, що може існувати у сердечнику під дією імпульсної напруги H_m .

Найпростішим магнітним елементом є кільцевий феритовий сердечник з інформаційною, керуючою і вихідною обмотками (рис. 2.24).




Рисунок 2.24 – Магнітні елементи

Інформаційна і керуюча обмотки служать для запису і зчитування інформації. Вихідна обмотка призначена для отримання електричного сигналу, що відображає значення функції елемента. В загальному випадку кількість обмоток, їх використання і найменування визначаються призначенням даного магнітного елемента.

Зазвичай допускається, що позитивна залишкова індукція плюс B_r відображає стан «1», а негативна B_r мінус – стан «0». Початки обмоток сердечника позначені точками. Умовно вважають, що струм зчитування I_{c} , що втікає в початок обмотки W_c , намагнічує сердечник в стан «0», а струм запису I_m , що витікає із початку обмотки W_m , перемагнічує сердечник в стан «1». Намагнічувальна сила, що діє в сердечнику, визначається алгебраїчною сумою ампервитків у всіх одночасно діючих обмотках. Тому, залежно від напрямку струму і включення обмоток, окрім складові магнітної індукції можуть додаватись чи відніматись, що розширює можливості використання магнітних елементів. Струм запису і струм зчитування повинні мати амплітуду, що забезпечує розрахункове значення напруги поля і тривалість не меншу часу перемикання сердечника. В процесі перемагнічування сердечника із одного стану в інший на виході обмотки W_s індукується знакозмінний імпульс напруги $U_m = \pm W_B SB / \tau$, де W_B – кількість витків вихідної обмотки, S – площа поперечного перерізу сердечника, $\Delta B = 2B_s + \Delta$, де $\Delta = B_m - B_s$, τ – час перемикання. Перемикання сердечника в стан «1» супроводжується індукцією на вихідній обмотці негативного імпульсу напруги; для його відсікання від навантаження у вихідному колі включається обмежувальний діод VD1.

При повторній подачі імпульсів запису чи зчитування магнітна індукція змінюється на Δ , і на виході виникають імпульси завади невеликої амплітуди. До особливостей кодування інформації відноситься те, що вхідний електричний сигнал запису перетворюється в магнітну залишкову індукцію і тільки при зчитуванні знову перетворюється в електричний сигнал. Наявність позитивного імпульсу на вихідній обмотці в момент зчитування вважається логічною одиницею, а його відсутність – логічним нулем.

Для зображення магнітного елемента використовується «дзеркальний метод», при якому сердечник позначають потовщено вертикальною лінією, обмотки – у вигляді горизонтальних тонких ліній. Струм по вхідних обмотках протікає зліва направо. Спосіб ввімкнення обмоток наведено тонкими похилими лініями під кутом 45° . Вхідний струм, відбиваючись від похилої лінії уверх, перемикає сердечник в стан «1», а відбиваючись униз – в стан «0». На вихідній обмотці появляється позитивного імпульсу напруги виникає у момент перемикання із стану «1» в стан «0» (рис. 2.25).

В магнітних схемах використовують фероїдні і феротранзисторні елементи.

Функціонально повним набором логічних елементів на фероїдних схемах є диз'юнктор, елемент НЕ і генератор «1». Схема диз'юнктора, що реалізовує функцію $F = X_1 \vee X_2$, показана на рис. 2.25. Сердечник переключається в стан «1», в першому такті сигналами X_1 чи X_2 чи одночасно обома. Вихідний сигнал виникає у вихідній обмотці у другому такті при

зчитуванні. Схема «НЕ», що реалізовує функцію $F = X_1 \bar{X}_2$, показана на рис. 2.25. Інформаційні вхідні обмотки ввімкненні вмонтовано зустрічно, тому перемикання сердечника можливе тільки при умові

$$X_1 = 1, X_2 = 0.$$




Рисунок 2.25 – Феродіодні і феротранзисторні логічні елементи

Спрощена схема феромагнітного діз'юнктора, в якій за допомогою транзистора і колекторної обмотки утворено позитивний зворотний зв'язок, що прискорює перемагнічування сердечника із стану «1» в стан «0», показана на рис. 2.25. В вихідному стані транзистор VT1 закритий, при зчитуванні логічної «1» на базовій обмотці виникає позитивний імпульс напруги, що відкриває транзистор VT1. Струм колектора створює додатковий намагнічувальний потік, що діє згідно з потоком обмотки зчитування. В результаті час перемикання сердечника значно зменшується.

Універсальна магнітна схема для реалізації восьми мінтермів для трьох змінних X_1, X_2, X_3 має вигляд:

$$\begin{aligned} M_0 &= \overline{X_1 X_2 X_3}; M_1 = \overline{X_1} \overline{X_2} X_3; M_2 = \overline{X_1} X_2 \overline{X_3}; \\ M_3 &= \overline{X_1} X_2 X_3; M_4 = X_1 \overline{X_2} \overline{X_3}; M_5 = X_1 \overline{X_2} X_3; \\ M_6 &= X_1 X_2 \overline{X_3}; M_7 = X_1 X_2 X_3. \end{aligned} \quad (2.52)$$

Якщо прошити спільним проводом кілька сердечників, то реалізується діз'юнкція мінтермів. Для прикладу в схемі (рис. 1.46) за допомогою прошивки реалізовується такі функції:

$$F_1 = M_0 = \overline{X_1 X_2 X_3}, \quad (2.53)$$

$$F_2 = M_7 \vee M_4 \vee M_2 \vee M_1 = X_1 X_2 X_3 \vee \overline{X_1} \overline{X_2} \overline{X_3} \vee \overline{X_1} X_2 \overline{X_3} \vee \overline{X_1} X_2 X_3. \quad (2.54)$$

Для підсилення сигналів у з'єднаннях між магнітними схемами використовуються інтегральні підсилювачі і формувачі струму (серії 146, 169, 170), а також діодні і транзисторні мікrozбірки.




Рисунок 2.26 – Універсальна магнітна схема

Магнітні елементи зі складним магнітопроводом

До магнітних елементів зі складним магнітопроводом відносяться багатоотворові пластиини та трансфлюктори.

Багатоотворові пластиини – це конструкції із фериту, що мають до ста отворів, діаметром 0,65 мм. На такій пластиині може розміщуватись більше 25 RS-тригерів, чи кілька десятків логічних елементів I, АБО, АБО-НЕ.

Трансфлюктор – феритовий диск з двома неоднаковими отворами, що може знаходитись у двох станах, що характеризуються різним розподілом магнітного поля навколо великого отвору і відображають логічну «1» і логічний «0». Характерною особливістю RS-тригера на трансфлюкторі є зчитування інформації без її руйнування (див. рис. 2.27).




Рисунок 2.27 – Трансфлюктор: конструкція і стани логічних «0» і «1»

2.3. Інтегральні технології логічних схем

Структуру багатоемітерного біполярного транзистора (у розрізі) наведено на рис. 2.28. Таку структуру можна розглядати як сукупність з n -окремих транзисторів (за кількістю емітерів) із загальною базою і колек-

тором. Для виключення взаємного впливу емітерні переходи розташовують один від одного на відстані 10...15 мкм, що перевищує дифузійну довжину пробігу носіїв в базовому шарі.




Рисунок 2.28 – Топологія елемента ТТЛ із простим інвертором

МОН-транзистори мають структуру: метал-діелектрик-напівпровідник і в загальному випадку називаються МДН-транзисторами (рис. 2.29).




Рисунок 2.29 – Топологія МОН-транзисторів

Металевий електрод, на який поступає керуюча напруга, затвор (3), а два інших – витік (В) і стік (С). Для р-каналу полярність стоку від’ємна, а для п-каналу – додатна. Основна пластина напівпровідника називається підкладкою (П). Канал – приповерхневий провідний шар між стоком і витоком, в якому величина струму визначається за допомогою електричного поля. Процеси інжекції і дифузії в каналі відсутні. Робочий струм в каналі обумовлений дрейфом в електричному полі електронів в п-каналах і дірок в р-каналах.

Структура арсенід-галієвого МЕП-транзистора наведена на рис. 2.30. Транзистор створюється на підкладці із нелегованого арсеніду галію. На поверхні підкладки іонним методом формуються сильно леговані n+-області витоку і стоку, а потім тонкий шар канала п-типу. На поверхню підкладки наноситься металевий електрод затвора.




Рисунок 2.30 – Топологія МЕП-транзистора



ЗАПИТАННЯ

- Елементи, вузли, пристрої електронної апаратури.
- Вхідна, вихідна та передатна характеристики логічного елемента.
- Завадозахищеність, завадостійкість, запас завадозахищеності.
- Основні конструктивні та схемотехнічні параметри елементів.
- Час переходу, час затримки, середній час затримки розповсюдження сигналу логічного елемента.
- Частота перемикання, швидкодія ЦІС, характеристика динамічної завадостійкості.
- Елементна база для реалізації логічних функцій.
- Ключі на біполярних транзисторах.
- Ключі на польових транзисторах.
- ДТЛ-логіка, основні характеристики.
- ТТЛ-логіка, основні характеристики.
- КМОН-логіка, основні характеристики.
- ЕЗЛ-логіка, основні характеристики.
- І²Л-логіка, основні характеристики.
- Імпульса схемотехніка, основні характеристики.
- Магнітна схемотехніка, основні характеристики.

3.1 Синтез ТТЛ, І2Л, ЕЗЛ, та КМОН-схем

Для отримання електричної схеми, яка реалізовує задану логічну функцію, можна використати метод струмових графів, вершинами яких слугують потенціально-струмові функціональні елементи (ПСФЕ), що виконують логічні функції. Набір схемних варіантів ПСФЕ включає в себе:

- 1) джерела вхідних і вихідних струмів (ДС);
- 2) струмові ключі (СК) реалізуються на транзисторах і відрізняються полярністю керуючого струму;
- 3) об'єднувачі та розгалужувачі струму (ОС, РС) забезпечують односторонню електричну розв'язку гілок, а також підсилення або послаблення вихідних струмів;
- 4) фіксатори потенціалу (ФП) використовуються для узгодження логічних рівнів та порогів перемикання.

Варіанти схемної реалізації ПСФЕ наведені в табл. 3.1. Цифровий індекс в позначенні ДС і СК (0 або 1) задається відповідно до напрямку протікання струму. Для ОС і РС обирається індекс «0», якщо напрямки протікання струму і інформації збігаються або ж «1», якщо вони протилежні.

Ключові елементи на транзисторах, інвертуючи напрямок струму, реалізовують логічну функцію НЕ. При використанні емітера ключового транзистора як другого керуючого входу можна виконувати операцію імплікації як показано на рис. 3.1.




Рисунок 3.1 – Операція імплікації

Різні схемні варіанти ОС₀ виконують операцію диз'юнкції $F = x_1 \vee x_2$, тому що струм на виході тече при наявності струму хотя б в однієї з вхідних гілок. При увімкненні ОС₁ аналогічна операція виконується зі струмами протилежного напрямку, що відповідає інверсному значенню змінних:

$$F = \bar{x}_1 \vee \bar{x}_2 = \bar{x}_1 \bar{x}_2, \quad (3.1)$$

тобто виконується операція кон'юнкції.

Розгалужувачі не виконують логічних операцій, а показують розгалуження електричного кола для підключення декількох наступних елементів. Також не виконують логічних операцій джерела струму, які забезпечують необхідний для роботи схеми струм живлення, та фіксатори потенціалу, які служать для отримання потрібних потенціалів вузлів.

Синтез цифрових схем на біополярних транзисторах складається з таких етапів:

1. Для заданої логічної функції знаходиться мінімізована форма подання, за якою складається вихідний струмовий граф з включенням СК для реалізації інверсії, заборони або імплікації, ОС для реалізації диз'юнкції або кон'юнкції, РС для розгалуження сигналу. Вихідні графи містять ПСФЕ, необхідні для виконання логічних перетворень, але їх недостатньо для електричного функціонування схеми.

2. В струмові графи вмикаються ДС, що забезпечують електричне функціонування схеми. При цьому спочатку перевіряється умова струмової сумісності ПСФЕ, яка забезпечує виконання закону Кірхгофа для струмів. Вона виконується, якщо клас та індекс (k, z) попереднього і (k', z') наступного ПСФЕ задовільняють умову:

$$z' = k' \cdot \bar{z} + \bar{k}' \cdot z. \quad (3.2)$$

Якщо ця умова не виконується, то між ПСФЕ вмикається джерело струму, індекс якого z' повинен дорівнювати z .

3. ПСФЕ замінюють їх схемними реалізаціями відповідно до табл.3.1.

Спочатку обирається варіант СК на біополярному транзисторі. Потім обирається ДС. Резисторні ДС доцільно використовувати в швидкодіючих схемах, де потрібні опори не перевищують декількох кОм. Транзисторні ДС доцільні для малопотужних ТГЛ - I^2L схем, а також для схем з високою стабільністю струму живлення. Слід пам'ятати, що послідовне з'єднання монтажних ОС і РС призводить до короткого замикання логічних кіл і порушення роботоздатності пристрою.

Найбільш ефективними є послідовні комбінації монтажних ПСФЕ з транзисторними і резисторними.

В результаті з кожного графа можна отримати декілька варіантів електричних схем, для яких перевіряється виконання потенціальних умов перемикання

$$U^0 < U_n + \Delta U, \quad U^1 > U_n + \Delta U, \quad (3.3)$$

де $U_n = U_a + U^*$ - поріг перемикання наступного СК;

U^0, U^1 - потенціали на вихіді відкритого і закритого попереднього СК;

U_e - потенціал емітера транзистора в СК;

ΔU - алгебраїчна сума спадів напруги на ПСФЕ;

U^* - спад напруги на відкритому p-n переході ($U^* \approx 0.7V$).

Для виконання останньої умови в емітерні, базові або колекторні кола СК слід вмикати ФП, що забезпечують додаткові спади напруги.








Для ключових транзисторів слід перевірити умову насиження

$$h_{2le} I_{bh} / I_{kn} > 1.2 \dots 1.5, \quad (3.4)$$

і у випадку необхідності в базове або колекторне коло увімкнути транзисторні ОТ або РС, що забезпечують зростання струму I_{bh} або зменшення I_{kn} .

Для прискорення запирання ключових транзисторів до їх баз треба увімкнути транзисторні або резисторні ДС з таким же індексом, як у ТК.

Таблиця 3.1 – Потенціально-струмові функціональні елементи

Тип ПСФЕ	Умовні по- значення	Варіанти схемної реалізації	Логічні функції	Електри- чні функ- ції
Активні (K=1)	Джерело струму		-	Задання струму
			-	Задання струму
	Струмовий ключ		Інвер- сія	Переми- кання струму
			Інвер- сія	Переми- кання струму
Розгалужувач струму	Розгалужувач струму		-	Розгалу- ження струму
			-	Розгалу- ження струму
Пасивні (K=0)	Об'єднувач струму		Диз'юн- кція	Об'єднан. струмів
			Кон'юн- кція	Об'єднан. струмів
Фікса- тор по- тенціала			-	Узгодж. потенціа- лів

4. Аналізується можливість суміщення декількох компонентів в багатоемітерні (ТГЛ) і багатоколекторні (I^2L) транзистори.

Приклад проектування логічної схеми, поданої на рис 3.2, описується логічною функцією перетворення:

$$F = \overline{X_1} \overline{X_3} \vee \overline{X_1} X_4 \vee \overline{X_2} \overline{X_3}. \quad (3.5)$$




Рисунок 3.2 – Логічна функція F на логічних елементах

Струмовий граф і електричну схему за заданою вхідною функцією перетворення наведено відповідно на рис. 3.3 і 3.4.




Рисунок 3.3 – Проектування струмового графа синтезованої функції F

Струмовий граф формується на основі таблиці відповідності логічних операцій еквівалентним елементам та їх схемної реалізації (див. табл. 3.1). У розглянутому прикладі для синтезу схеми необхідно виконати: 3 операції диз'юнкції (логічне множення); 1 операцію кон'юнкції (логічне додавання, в даному випадку додавання 3-х доданків), а також 3 рази операцію інвертування. Отже, операції логічного множення реалізовують з об'єднувачі струмів OC1 на два входи і один вихід, операцію інвертування реалізовують струмові ключі CK1, операцію логічного додавання реалізує об'єднувач струмів OC1 на три входи і один вихід. Також у схемі використовуються розгалужувачі струмів PC1 для входів, що використовуються двічі (\bar{X}_3, X_1), фіксатори потенціалу ФП для узгодження потенціалів та джерела струму DC0. Електрична принципова схема формується із струмового графа на основі таблиці відповідності логічних операцій еквівалентним елементам та їх схемної реалізації (див. табл. 3.1). Об'єднувачі струмів OC1 реалізовані на біополярних транзисторах VT1-VT3 та VT7, фіксатори потенціалу ФП реалізовані на резисторах R6-R8, джерела струму DC0 реалізовані з використанням резисторів R1-R5, розгалужувачі струмів PC1 реалізовані як монтажні «І», струмові ключі CK1 реалізовані на транзисторах VT4-VT6.

Особливістю схем ЕЗЛ є використання перемикачів струму ПС, які можна розглядати, як різновид СК, що має декілька інвертованих виходів (колекторів вхідних транзисторів) і один інвертований вихід (колектор опорного транзистора), на якому реалізується диз'юнкція вхідних змінних.




Рисунок 3.4 – Електрична принципова схема синтезованої функції F

Об'єднанням виходів перемикачів на загальному ФП за допомогою монтажного об'єднувача OC1, реалізується операція кон'юнкції. Вмиканням між перемикачами транзисторних об'єднувачів OC0, реалізується

ся операція диз'юнкції. Однак, синтез ЕЗЛ схем має ряд особливостей порівняно з синтезом ТТЛ схем:

- Логічну функцію схеми слід подати у вигляді мінімальної ДНФ або КНФ.
- Число перемикачів струму, що потрібні для реалізації МДНФ функції, дорівнює числу кон'юнктивних членів в логічному виразі.
- Кожен кон'юнктивний член утворюється за допомогою об'єднання інвертованих виходів одного з ПС на загальному ФП.
- Об'єднані виходи ПС підключаються до вихідного транзисторного ОС₀, який реалізовує диз'юнкцію кон'юнктивних членів відповідно до заданого логічного виразу.
- Число ПСТ, потрібних для реалізації МКНФ логічної функції, дорівнює кількості диз'юнктивних членів в логічному виразі, для отримання якого використовуються неінверсні виходи ПС.
- Об'єднанням цих виходів на загальному ФП за допомогою монтажного ОТ1 реалізується кон'юнкція диз'юнктивних членів відповідно до заданого виразу.
- Вибір ФП проводиться, виходячи з умови забезпечення заданого перепаду U_d . Якщо через фіксатор при роботі схеми протікає струм тільки одного ДС, то вмикається резисторний ФП і $U_d = IR$. Якщо ж через резистор протікають струми декількох ДС, число яких змінюється в залежності від логічного стану схеми, то включається діодно-резисторний ФП, який забезпечує $U_d = U^*$.
- Використовуються резисторні або транзисторні джерела струму ДС₀, останні включаються в тих випадках, коли необхідно отримати високу стабільність струму I і перепаду U_d .
- Після складання схеми проводиться фізичне суміщення компонентів: транзистори, що мають загальний колектор, розташовуються в загальних ізольованих областях, а транзистори, що мають загальні колектор і базу, замінюються багатоемітерним транзистором.

Для прикладу розглянемо синтез схеми реалізації МКНФ логічної функції:

$$F_1 = (\bar{X}_1 + X_3) \cdot (\bar{X}_2 + X_3) \cdot (\bar{X}_1 + X_4). \quad (3.6)$$

Також вона може виконувати функції:

$$F_2 = X_1 \bar{X}_3 + X_2 \bar{X}_3, \quad F_3 = X_1 X_4. \quad (3.7)$$

Для прикладу розглянемо синтез схеми реалізації МКНФ логічної функції:

$$F_1 = (\bar{X}_1 + X_3) \cdot (\bar{X}_2 + X_3) \cdot (\bar{X}_1 + X_4). \quad (3.6)$$

Також вона може виконувати функції:

$$F_2 = X_1 \bar{X}_3 + X_2 \bar{X}_3, \quad F_3 = X_1 X_4. \quad (3.7)$$

Синтез струмового графа і принципової схеми здійснюється відповідно до наведеної вище методики (див. табл. 3.1, рис. 3.5, 3.6).

Слід відмітити, що можливість реалізації набору логічних функцій є характерною особливістю схем ЕЗЛ, її використання поліпшує параметри мікросхем.

Вмикання ПС, в яких кожний транзистор працює як ключ СК1, керований по двох входах (рис. 3.6). На базу транзистора поступає змінна X , а на емітер — логічна функція Y , яка утворена перемикачами нижніх ступенів. Тому на входах СК1 i-го ступеня виконується функція:

$$\overline{W}_i = \overline{X} \cdot \overline{Y}_i = \overline{Y}_i + \overline{X}. \quad (3.8)$$

Функція Y_i має інверсно-кон'юнктивну форму, якщо вона отримана на інвертованому виході перемикача попереднього ($i-1$) ступеня, або кон'юнктивну форму, якщо вона отримана на неінверсному виході (колекторі опорного транзистора) цього перемикача:

$$Y_i = (z_1 z_2 \dots z_{i-1}) = (T_1 T_2 \dots T_{i-1}). \quad (3.9)$$




Рисунок 3.5 – Струмовий граф МКНФ логічної функції

Якщо у відповідну гілку струмового графа вмикається інверсний вихід перемикача j -го ступеня, то z_j є інверсією диз'юнкції. Якщо ж вмикається неінверсний вихід, то T_j є диз'юнкцією змінних.




Рисунок 3.6 – Схемотехнічна реалізація МКНФ логічної функції

Синтез багатоступеневих ЕЗЛ-схем слід проводити в такій послідовності.

1. Подають задану функцію в кон'юнктивній $F = W_1 W_2 \dots W_i$ або диз'юнктивній $F = W_1 W_2 + W_1 W_3 + W_2 W_3 W_4 + \dots$ формах.
2. Спочатку отримують набір ПС, які реалізовують потрібні диз'юнкції вхідних змінних z_j або T_j .

3. Починаючи з першого ступеня, підключають перемикачі більш високого ступеня до інверсних або неінверсних виходів перемикача попереднього (нижнього) ступеня для отримання на виходах найвищого ступеня необхідних складових W_1, W_2 і т. д.

4. Проводиться підключення до виходів верхніх ступенів об'єднувачів ОС1 та ФП для реалізації кон'юнктивної форми функції або об'єднувачів ОС та ФП і об'єднувача ОС0 на виході для реалізації її диз'юнктивної форми.

Наприклад, для синтезу багатоступеневої схеми ЕЗЛ, що виконує операцію Виключне АБО, використовується кон'юнктивна форма:

$$F = X_1 \bar{X}_2 + \bar{X}_1 X_2 = (\bar{X}_1 + X_2)(X_1 + \bar{X}_2) = W_1 W_2. \quad (3.10)$$

Згідно з методикою синтезу, диз'юнктивна складова W_1 реалізується на інверсному виході першого ПС другого ступеня, а складова W_2 – на інверсному виході другого ПС другого ступеня, якщо на базові входи цих ПС подається зміна X_1 , а на їх емітерні входи з виходів першого ступеня будуть надходити функції

$$Y_1^1 = \bar{X}_2 \text{ і } Y_1^2 = X_2. \quad (3.11)$$

Функції Y_1^1 і Y_1^2 реалізуються на інверсному і неінверсному виходах ПС першого ступеня, якщо на його вхід подана змінна X_2 .

Кон'юнкція членів W_1 і W_2 виконується об'єднанням виходів перемикачів другого ступеня за допомогою ОС1. В результаті отримаємо струмовий граф (рис. 3.7), в якому додатково включені ФШ на виході і на вході 1-го ступеня для виконання розглянутих вище умов перемикання. Наприклад, увімкнення емітерного повторювача як ФП забезпечує зсув опорної напруги вхідного ступеня на $\approx -0,7\text{В}$.

При переході від струмового графа до електричної схеми (рис 3.8) використовується монтажна реалізація ОС1, а підключений до нього ФП є резисторним. Для забезпечення стабільності струму застосовуються транзисторні DC1.

Для ФП на виході схеми і вході 1-го ступеня використовуються еміттерні повторювачі.

Синтез схем на МДН-транзисторах. При послідовному увімкненні однотипних МДН-транзисторів виконується кон'юнкція з інверсією.

Тому розробка схеми проводиться за такою методикою:

1. Функція подається у вигляді інверсії ДНФ або у вигляді інверсії КНФ.

2. З використанням карт Карно отримують оптимальну мінімальну формулу логічної функції.

3. Проводиться з'єднання керуючих МДН-транзисторів відповідно до отриманих логічних форм.

При цьому кожній змінній логічного виразу відповідає керуючий МДН-транзистор, при цьому змінна подається на затвор цього транзистора.

Для реалізації кон'юнктивних членів керуючі МДН-транзистори з'єднуються послідовно, а для реалізації диз'юнктивних членів - паралельно. Після з'єднання керуючих транзисторів підключається транзистор навантаження і шини живлення. В результаті отримують електричні схеми, які реалізовують задану функцію.

Приклад: Для функції $F = X_1X_2 \vee X_1X_2 \vee X_1X_2$ можна отримати мінімізовані інверсно-диз'юнктивну і інверсно-кон'юнктивну форми:

$$\begin{aligned} F &= \overline{(X_1 \vee X_2)(\overline{X}_1 \vee \overline{X}_2)(X_1 \vee X_2)} = \overline{(X_1 \vee X_2 \overline{X}_3)(\overline{X}_3 \vee X_4)} \\ F &= \overline{X_1X_3 \vee \overline{X}_2\overline{X}_3 \vee X_1X_4} = \overline{\overline{X}_1(X_3 \vee \overline{X}_4) \vee X_2\overline{X}_3}. \end{aligned} \quad (3.12)$$

В результаті отримаємо схемні реалізації, показані на рис 3.9.




Рисунок 3.7 – Струмовий граф елемента ЕЗЛ




Рисунок 3.8 – Електрична схема елемента ЕЗЛ




Рисунок 3.9 – Схемні реалізації вхідних функцій виразу (3.12)

При виборі оптимального варіанта слід врахувати площину, довжину металевих з'єднань та інші конструктивні фактори.

При синтезі схем на КМДН-транзисторах з'єднання п-канальних транзисторів проводиться розглянутим вище способом. При з'єднанні р-канальних транзисторів їх послідовне увімкнення використовується для реалізації диз'юнктивних членів, а паралельне – для реалізації кон'юнктивних. Приклад схемної реалізації мінімальної ДНФ функції F на КМОН-транзисторах показано на рис. 3.10.




Рисунок 3.10 – Схемні реалізації вхідних функцій

3.2 Приклади розрахунку логічних елементів

В наступних пунктах наведено порядок розрахунку елементів I-НЕ на КМОН-логіці та ТТЛ.

Розрахунок логічного елемента I-НЕ на КМОН-логіці

Вхідні дані: напруга живлення $U_{\text{дж}} = 5B$; коефіцієнт об'єднання $K_{ob} = 2$; коефіцієнт розгалуження $K_{pos} = 2$; ємність навантаження $C_n = 15n\Phi$; частота повторення вхідних імпульсів $f = 5MHz$; напруга логічного «0» $U^0 = 0B$; напруга логічної «1» $U^1 = 5B$; напруга порогу переключення транзистора n-типу $U_{nopp} = 2B$; напруга порогу переключення транзистора p-типу $U_{nopp} = -1.5B$; відносна крутизна транзисторів n- і p-типу відповідно $K_n = 0.3mA/B^2$; $K_p = 0.2mA/B^2$; температура навколошнього середовища $T = 20C^0$. На рис. 3.11 наведено схему розрахованого логічного елемента.

Розрахунок статичних параметрів елемента

1. Перевіряємо виконання умови «нормальної» роботи схеми:

$$\begin{aligned} |-U_{nopp}| + U_{nopp} &< U_{\text{дж}} . \\ |-1.5| + 2 &< 5B \end{aligned} \quad (3.13)$$

2. Рівні напруг логічних «0» і «1», відповідно:

$$U^0 = 0B \quad U^1 = 5B . \quad (3.14)$$

3. Напруга логічного перепаду

$$U_x = U^1 - U^0 = 5 - 0 = 5B . \quad (3.15)$$




Рисунок 3.11 – Елемент I-НЕ на КМОН базисі

4. Згідно з рис 3.11 знаходимо питому крутізну еквівалентних транзисторів с n-провідністю (T_1, T_2) і p-проводністю (T_3, T_4). Для послідовного включення

$$K_{\text{екв},n,p} = \frac{K}{m}. \quad (3.16)$$

для паралельного

$$K_{\text{екв},n,p} = Km, \quad (3.17)$$

$$\text{де } m = K_{ob} = 2, \quad (3.18)$$

$$K_{\text{екв}} = \frac{K_n}{m} = \frac{0,3}{2} = 0,15 \text{mA/B}^2, \quad (3.19)$$

$$K_{\text{екв}} = K_p m = 0,2 \cdot 2 = 0,4 \text{mA/B}^2. \quad (3.20)$$

5. Враховуючи, що $K_n = K_{\text{екв}}$ і $K_p = K_{\text{екв}}$ знаходимо напругу порога перемикання

$$V_n = \frac{\sqrt{K_n} U_{nopr} + \sqrt{K_p} (U_{dsc} + U_{nopr})}{\sqrt{K_n} + \sqrt{K_p}} = \frac{\sqrt{0,15} \cdot 2 + \sqrt{0,4} (5 - (-1,5))}{\sqrt{0,15} + \sqrt{0,4}} = 2,95B. \quad (3.21)$$

6. Знаходимо запас завадостійкості за рівнем «0»

$$U_s^+ = V_n = 2,95B. \quad (3.22)$$

7. Знаходимо запас завадостійкості за рівнем «1»

$$U_s^- = U_{dsc} - V_n = 5 - 2,95 = 2,05B. \quad (3.23)$$

8. Ширина невизначененої зони рівна

$$\Delta V_n \approx 0,1B. \quad (3.24)$$

9. Струми, які споживає елемент в стані «0» і «1» рівні

$$I_n^0 = I_n^1 = 0 \text{mA}. \quad (3.25)$$

10. Отже, споживана потужність в статичному режимі рівна

$$P_{cm} = 0 \text{Bm}. \quad (3.26)$$

11. Оскільки вхідного струму майже немає, тому

$$K_{pas} = 20. \quad (3.27)$$

12. Вхідний опір досить великий і рівний

$$R_{ax} = 10^8 \Omega. \quad (3.28)$$

13. Вихідний опір для станів «0» і «1» рівний

$$R_{aux} = 10^5 \Omega. \quad (3.29)$$

Розрахунок динамічних параметрів елемента

1. Розрахуємо загальну паразитну ємність на виході елемента з врахуванням специфіки схеми I-НЕ: значення паразитної ємності затвор-канал і затвор-витік за формулами:

$$C_{3-k,n} = K_{ob} C_{3-kn} = 2 \cdot 0.5 \cdot 10^{-12} = 1 n\Phi - \text{ємність затвор-канал транзисторів};$$

$$C_{3-c,n} = 2 \cdot K_{ob} C_{3-cn} = 2 \cdot 2 \cdot 0.5 \cdot 10^{-12} = 2 n\Phi - \text{ємність затвор-стік};$$

$$C_{3-e,p} = 0.5 n\Phi - \text{ємність затвор-витік транзистора};$$

C_{me} = 1,5 nΦ – ємність металевих з'єднань із ізолюючого n-p переходу об'єднаної області стоку паралельно з'єднаних транзисторів; з врахуванням цього:

$$C_{\Pi} = C_{3-k,n} + C_{3-c,n} + C_{3-c,p} + C_{3-k,m} + C_{me} + C_n = 1 + 2 + 0,5 + 1,5 + 10 = 15 n\Phi \quad (3.30)$$

2. Час переходу зі стану «1» в стан «0»

$$t^{1,0} = \frac{0.8 C_{\Pi} U_{dok}}{K_n \Delta U_{nop}^2}. \quad (3.31)$$

$$\text{де } U_{nop} = U_{dok} - U_{nopr} - |U_{nopp}| = 5 - 2 - |-1,5| = 1,5 V. \quad (3.32)$$

$$t^{1,0} = \frac{0.8 \cdot 15 \cdot 10^{-12} \cdot 5}{0.15 \cdot 10^{-3} \cdot 1.5^2} = 181 ns. \quad (3.33)$$

3. Знайдемо приблизний час перемикання τ_n при зміні вхідного сигналу з низького рівня на високий

$$\tau_n = \frac{2 C_{\Pi}}{K_n (U_{dok} - U_{nopr})} = \frac{2 \cdot 15 \cdot 10^{-12}}{0.15 \cdot 10^{-3} \cdot (5 - 2)} = 66,6 ns. \quad (3.34)$$

4. Час затримки τ_p при перемиканні з високого рівня в низький

$$\tau_p = \frac{2C_{II}}{K_p(U_{\text{док}} - |U_{nopp}|)} = \frac{2 \cdot 15 \cdot 10^{-12}}{0,4 \cdot 10^{-3} \cdot (5 - |-1.5|)} = 21,4 \text{ нс}. \quad (3.35)$$

5. Час затримки поширення при вмиканні

$$t_{\text{zm.p}}^{0,1} = \frac{\tau_p V_{II}}{U_{\text{док}} - U_{nopp}} = \frac{21,4 \cdot 2,95}{5 - |-2|} = 18 \text{ нс}. \quad (3.36)$$

6. Середній час поширення

$$t_{\text{zm.p.cp.}} = \frac{t^{1,0} + t^{0,1}}{2} = \frac{45,5 + 18}{2} = 31,7 \text{ нс}. \quad (3.37)$$

7. Динамічна потужність:

$$P_{\text{дин}} = f_{\text{нep}} C_{II} U_{\text{док}}^2 = 5 \cdot 10^6 \cdot 15 \cdot 10^{-12} \cdot 5^2 = 1,87 \text{ мВт}. \quad (3.38)$$

Розрахунок базового елемента I-НЕ на ТТЛ

Вхідні дані: напруга живлення $U_b = 5V$; коефіцієнт об'єднання по входу $K_{ob,ax} = 3$; коефіцієнт розгалуження $K_{pos} = 8$; коефіцієнт насиження транзисторів $K_{nas} = 1,5$; коефіцієнт підсилення транзисторів В = 25; інверсний коефіцієнт підсилення $B_i = 0,04$; емність навантаження $C_o = 40nF$; середня потужність споживання елемента в статичному режимі $P_{n,sp} = 25 \text{ мВт}$; рівні напруги $U^0 = 0,2B$, $U^1 = 3,5B$; частота повторення входних сигналів $f_n = 15 \text{ МГц}$; гранична частота підсилення транзисторів $f_{\text{спр}} = 1 \text{ Гц}$; спад напруги на відкритому p-n переході транзисторів і діодів Шоткі $U_{\text{ш}} = 0,4V$; на рис. 3.12 наведено логічний елемент, що розраховується.

Розрахунок статистичних параметрів

1. Задаємося відношенням опорів: $R_1 / R_2 = 3$

2. З формули

$$P_{n,sp} = \frac{\left(\left(\frac{U_{in} - 3U^*}{R_1} \right) + \left(\frac{U_{in} - U_{ke,nacT1} - U^*}{R_2} \right) + \left(\frac{U_{in} - U^* - U_{ex}^0}{R_1} \right) \right)}{2}, \text{ при заданому } P_{n,sp} = 25 \text{ мВт визначаємо: } R_1 = 1874 \text{ Ом і } R_2 = 625 \text{ Ом.}$$

3. Задаємось відношенням опорів $R_2 / R_3 = 1.5$ визначаємо $R_3 = R_2 / 1.5 = 417 \text{ Ом}$.

4. Задаємось відношенням опорів $R_2 / R_4 = 10$ визначаємо $R_4 = R_2 / 10 = 62.5 \text{ Ом}$.




Рисунок 3.12 – Логічний елемент на ТТЛШ-базисі

5. Присвоюємо значення резистора R_2 , резистору R_5 , $R_5 = 625 \text{ Ом}$.

6. Визначаємо вхідний струм логічної «1»

$$I_{ex}^1 = B_i(U_{in} - U_{бем} - U_{бэ,насT3}) / R_1 \\ I = 51 \text{ мА.}$$

7. Вхідний струм логічного «0»:

$$I_{ex}^0 = ((U_{in} - U_{бем} - U_{bx}^0) / R_1)(1 + B_i(K_{ооб,ex} - 1)) = 2,56 \text{ мА.} \quad (3.39)$$

8. Порогова напруга:

$$U_{нор} = U^* + U_{ш}^* = 1,1 \text{ В.} \quad (3.40)$$

9. Визначаємо запас завадостійкості для рівня «0»:

$$U_H^0 = 2U_{ш}^* = 0,8 \text{ В.} \quad (3.41)$$

10. Визначаємо запас завадостійкості для рівня «1»:

$$U_H^- = U_{in} - 4U^* - U_{огн.ш} = 1,9 \text{ В.} \quad (3.42)$$

11. Струм, що споживає елемент в стані «0» на виході:

$$I_n^0 = (U_{in} - 3U^*) / R_1 + (U_{in} - U_{ке,насT1} - U_{бэ,насT3}) / R_2 = 7.4 \text{ мА.} \quad (3.43)$$

12. Струм, що споживає елемент в стані «1» на виході:

$$I_n^1 = (U_{in} - U_{бем} - U_{ex}^0) R_1 = 2,01 \text{ мА.} \quad (3.44)$$

13. Потужність, що споживає елемент в стані «0» на виході:

$$P_n^0 = I_n^0 U_{in} = 37 \text{ мВт.} \quad (3.45)$$

14. Потужність, що споживає елемент в стані «1» на виході:

$$P_n^1 = I_n^1 U_m = 10,05 \text{mBm} . \quad (3.46)$$

15. Середня потужність:

$$P_{n,op} = (37 + 10,05) / 2 = 23,5 \text{mBm} . \quad (3.47)$$

16. Коефіцієнт розгалуження для стану «1» на виході елемента:

$$K_{pos}^0 = \frac{B_{M1H}}{K_{nac}} \times \\ \times \frac{(1 + K_{o6} B_i)(U_{in} - 3U^*) + (R_1 / R_2)(U_{in} - U^*) - (R_2 / R_3)U^*}{(1 + (K_{o6p} - 1)B_i)(U_{in} - U^*)} = 54. \quad (3.48)$$

17. Коефіцієнт розгалуження для стану «0» на виході елемента:

$$K_{pos}^1 = \frac{B+1 R_1}{B_i R_2} \frac{U_m - 4U^* - U_n^- - U_{ocpm}}{U_m - U^*} = 83,7. \quad (3.49)$$

18. Вихідний опір елемента при низькій напрузі на вході:

$$R_{ex}^0 = R_i = 1874 \text{ Ом.} \quad (3.50)$$

19. Вхідний опір елемента при високій напрузі на вході:

$$R_{ex}^1 = R_{ym} . \quad (3.51)$$

20. Вихідний опір для стану «1», для випадку коли транзистор T2 працює в активному режимі: $R_{ex}^1 = 23 \text{ Ом.}$

21. Вихідний опір для стану «1», для випадку коли транзистор T2 працює в режимі насищення:

$$R_{aux} = R_2 R_4 / (R_2 - R_4) = 69 \text{ Ом.} \quad (3.52)$$

22. Вихідний опір елемента для стану «0» на виході:

$$R_{aux}^0 = r_{KT3} = 10 \text{ Ом.} \quad (3.53)$$

Розрахунок динамічних параметрів

1. Час затримки включення:

$$\tau_1 = R_i(C_0 + C_1) = R_i(K_{o6,ex} C_{ex} + C_{nm} + C_e + C_k + C_{nl}) = 11,2 \text{nс.} \quad (3.54)$$

$$t_{sd}^{1,0} = \tau_1 (2U^* - U_{ocpm} - U_{aux}^0) / (U_m - U^*) = 1,8 \text{nс.} \quad (3.55)$$

2. Час спаду вихідного сигналу:

$$t_c = \sqrt{2R_1 R_2 C_k (C_k + C_3 / B) (U_{in} - U^*) / (U_{in} - 3U^*)} = 8,5 \text{ нс} . \quad (3.56)$$

3. Час переходу зі стану «1» в стан «0»:

$$t^{1,0} \approx 2t_c = 17 \text{ нс} . \quad (3.57)$$

4. Час затримки проходження при включенії:

$$t_{sd,p}^{1,0} = t_{sd}^{1,0} + t_c - t_{ax}^{0,1} / 2 = 7,8 \text{ нс} . \quad (3.58)$$

5. Час розсмоктування, якщо $\tau_{pac}=10$ нс:

$$t_{pac} = \tau_{pac} \ln 2 = 6,9 \text{ нс} . \quad (3.59)$$

6. Час наростання вихідного сигналу:

$$\tau_{nap} = R_2 C_2 = 3,1 \text{ нс} . \quad (3.60)$$

$$t_{nap} = \tau_{nap} 2U^* / (U_{in} - 2U^*) = 1,33 \text{ нс} . \quad (3.61)$$

7. Час переходу зі стану «0» в стан «1»:

$$t^{0,1} = 2t_{nap} = 2,66 \text{ нс} . \quad (3.62)$$

8. Затримка проходження при включенії:

$$t_{sd,p}^{0,1} = t_{pac} + t_{nap} = 8,23 \text{ нс} . \quad (3.63)$$

9. Час затримки виключення:

$$t_{sd}^{1,0} = t_{sd,p}^{0,1} - t_c + t_{ax}^{0,1} / 2 = 8,9 \text{ нс} . \quad (3.64)$$

10. Середня затримка проходження:

$$t_{sd,p,ep} = (t_{sd,p}^{1,0} + t_{sd,p}^{0,1}) / 2 = 8,01 \text{ нс} . \quad (3.65)$$

11. Робота переключення:

$$A_{nep} = P_{n,ep} t_{sd,p,ep} = 200,25 \text{ нДж} . \quad (3.66)$$

12. Динамічна потужність:

$$P_{dyn} = U_{in} f_n ((C_{el} + C_{e3} + C_{b3}) U^* + (C^0 + C^1) 2U^* + (C_{kl} + C_{k2} + C_2) (U_{in} - U^*) + m + (C_{k3} + C_{n,out} + C_n) (U^1 - U^0) + J_{ax} t_{pac}^2 / t_{nac,T2}) = 17 \text{ мВт} . \quad (3.67)$$

13. Повна потужність, що споживається в статичному і динамічному режимах:

$$P = P_{n,ep} + P_{dyn} = 23,5 + 17 = 40,5 \text{ мВт} . \quad (3.68)$$

Розрахунок елемента ЕЗЛ-логіки

Параметри, використовувані при розрахунках, узяті в круглі дужки. Для розрахунків елемента ЕЗЛ (див. рис. 3.13.) задаємо такі параметри: напруга джерела живлення $E = -3 \dots -5,2$ В (-5 В); коефіцієнт об'єднання по входу $K_{ob} = 2 \dots 9$; коефіцієнт розгалуження $K_{pas} = 10 \dots 100$; коефіцієнт підсилення транзисторів у статичному режимі $B = 30 \dots 50$; ємність навантаження $C_n = 10 \dots 300$ пФ (30 пФ); потужність споживання $P_{CP} = 10 \dots 150$ мВт (80 мВт); полярність логіки: позитивна; негативна (позитивна) напруга $U^0 = -1,45 \dots -1,9$ В (-1,6 В); напруга логічної одиниці $U^1 = -0,7 \dots -0,95$ В (-0,8 В); гранична частота підсилення транзисторів $f_t = 800$ МГц..10 ГГц (800 МГц); час переходу зі стану «0» у стан «1» для входного сигналу $t_{ex}^{01} = 0,1 \dots 10$ нс (3 нс); час переходу зі стану «1» у стан «0» для входного сигналу $t_{ex}^{10} = 0,1 \dots 10$ нс (2 нс); температура навколошнього середовища $T = 20^\circ\text{C}$. Перелік значень паразитних ємностей вказується в процесі розрахунків.

Припускаємо спад напруги на відкритому $p-n$ переході транзисторів (у тому числі транзисторів навантаження) та діодів однаковими, тобто $U_{be} = U_d = U^* = 0,7$ В.

Як вихідні дані може бути задане значення роботи перемикання $A_{nep} = P_{cep} t_{3p} = 50 \dots 300$ нДж. Використовуючи A_{nep} , можна розраховувати елемент із необхідною швидкодією.




Рисунок 3.13 – Логічний елемент ЕЗЛ

Розрахунок статичних параметрів

1. Задаємося значенням середньої затримки розповсюдження $t_{pr} = 0,5(t_{ex}^{01} + t_{ex}^{10})$. При відношенні $R_x / R_{en} = 0,3$ робота перемикання мінімальна та визначаємо

$$R_{en} = R_x / 0,3. \quad (3.69)$$

2. Для опорів резисторів джерела опорної напруги введемо такі співвідношення:

$$R_4 = (2..4)R_1; R_5 = R_1 R_8 = R_3 = R_6 = R_7. \quad (3.70)$$

3. Задаємося необхідними відношеннями й визначаємо

$$R_3 = R_{en}; R_4 = 3R_k; R_5 = R_k; R_6 = R_7 = R_{en}; R_8 = R_{en}. \quad (3.71)$$

4. Потужність споживання елементом ЕЗЛ із урахуванням коефіцієнта розгалуження визначається співвідношенням

$$P = E \left[\frac{-(U^1 - U^0)}{R_k} + \frac{(E - U_{en})}{R_4} + \frac{(E - 2U^*)}{R_5 + R_8} + \frac{(E - U^0)}{R_6} + \frac{(E - U^1)}{R_7} + K_{pas} \frac{(E - (U^1 - U^*))}{R_3(1 + \beta)} \right]. \quad (3.72)$$

5. Підставляємо (3.69) і (3.70) в (3.72) і за заданим значенням $P_{cep} = P = 80 \text{ мВт}$ визначаємо $R_k = 0,363 \text{ кОм}$.

6. З (3.69), (3.70) з врахуванням $R_k = R_1 \approx R_2$; $R_6 = R_7 = R_{en}$ значення резисторів $R_1 = 0,365 \text{ кОм}$; $R_2 = 0,43 \text{ кОм}$; $R_3 = 1,2 \text{ кОм}$; $R_4 = 1,0 \text{ кОм}$; $R_5 = 0,365 \text{ кОм}$; $R_6 = 1,2 \text{ кОм}$; $R_7 = 1,2 \text{ кОм}$; $R_8 = 1,2 \text{ кОм}$. Обираємо $R_5 = 50 \text{ кОм}$.

7. З виразу для вхідної характеристики вхідний струм логічної «1» (через кожний відкритий емітерний перехід)

$$I_{ex1} = (U_{ex} - U_{be1} - E) / R_3(1 + \beta) = 0.09 \text{ mA}. \quad (3.73)$$

8. Вхідний струм логічного «0» визначається опором резистора R_6 у колі бази закритого транзистора

$$I_{ex0} = U_{ex0} / R_6 = 0.032 \text{ mA}. \quad (3.74)$$

9. З виразу для напруги порога перемикання

$$U_{nep} = -U_{on} = -1.2 \text{ В}. \quad (3.75)$$

10. З виразу для ширини активної зони передатної характеристики

$$\Delta U_{ex} \approx 4,4\varphi_T = 0,15 \text{ В}. \quad (3.76)$$

11. Логічний перепад

$$U_x = U_{ex}^1 - U_{ex}^0 = 0.8 \text{ В}. \quad (3.77)$$

12. Напруга статичної завадостійкості за рівнем «0» і «1»

$$U_n^+ \approx U_n^- \approx 0,5(U_x - \Delta U_{ex}) = 0.325 \text{ В}. \quad (3.78)$$

13. Струм логічної частини елемента

$$I_x = -U_x / R_k = -(U^1 - U^0) / R_k = -2.19B. \quad (3.79)$$

14. Струми емітерних повторювачів

$$I_{en1} = (E - U^0) / R_6; I_{en2} = (E - U^1) / R_7 + K_{pos}[E - (U^1 - U^0) / R_3(1 + \beta)]. \quad (3.80)$$

$$I_{en1} = -2.73mA; I_{en2} = -5.33mA.$$

15. Струми джерела опорної напруги

$$I_{on1} = (E - U_{on}) / R_4 = -3.45B; I_{on2} = (E - 2U^*) / (R_5 + R_8) = -2.27B. \quad (3.81)$$

16. Загальний струм, споживаний елементом у стані «0» («1»), приблизно однаковий в обох станах

$$I_{sc0} = I_{sc1} = I_x + I_{on1} + I_{n2} + I_{en1} + I_{en2} = -15.97mA. \quad (3.82)$$

17. Потужність споживання логічної частини елемента

$$P_x = E \cdot I_x = 10.95mW. \quad (3.83)$$

18. Потужність споживання емітерними повторювачами

$$P_{en} = E \cdot (I_{en1} + I_{en2}) = 40.3mW. \quad (3.84)$$

19. Потужність споживання джерелом опорної напруги

$$P_{on} = E \cdot (I_{on1} + I_{on2}) = 28.6mW. \quad (3.85)$$

20. Сумарна потужність споживання елементом (однакова для «0» і «1»)

$$P = P_{sep} = P_x + P_{on} + P_{en} = 79.85mW. \quad (3.86)$$

21. Визначаємо K_{pos1} і K_{pos2} :

$$\begin{aligned} K_{pos1} &= [(-U_{aux1} - U_{dec}) / R_1][R_3(\beta + 1)^2 / (U_{ex}^1 - U_{dec} - E)] = 89, \\ K_{pos2} &= [(-U_{aux1} - U_{dec}) / R_2][R_3(\beta + 1)^2 / (U_{ex}^1 - U_{dec} - E)] = 76. \end{aligned} \quad (3.87)$$

22. Вхідний опір елемента, коли на вході діє напруга логічного «0» $R_{ex}^0 = R_6 = 50k\Omega$.

23. Вхідний опір елемента, коли на вході діє напруга логічної «1» $R_{ex}^1 = R_3(1 + \beta) = 31k\Omega$.

24. Вихідний опір елемента, коли на виході діє напруга логічного «0» або логічної «1»

$$R_{aux} = [R_1 R_6 / (1 + \beta)] [(R_1 / (1 + \beta)) + R_6] = 9,6 \Omega . \quad (3.88)$$

Розрахунок динамічних параметрів

1. Визначимо власний час перемикання струму в транзисторі при $f_t = 800 \text{ МГц}$

$$\tau_T = 1 / 2\pi f_T = 0.2 \text{ нс} . \quad (3.89)$$

2. Еквівалентна ємність на колекторах транзисторів

$$C_1 = (M + 1)C_k + C_{n1} + C_2 / (B + 1) . \quad (3.90)$$

де M – кількість транзисторів,

C_{n1} – паразитна ємність металевих з'єднань і ізоляції транзисторів;

B – статичне значення коефіцієнта підсилення транзистора;

C_2 – ємність на виході транзистора VT₆.

$$C_2 = C_H + C_{n2} , \quad (3.91)$$

де C_H – ємність навантаження;

C_{n2} – паразитна ємність ізоляції резистора й металевих з'єднань, підключених до виходу схеми.

3. Визначимо C_2 і C_1 при $f_t = 800 \text{ МГц}$, $M = 4$, $C_k = 2 \text{ пФ}$, $C_n = 1 \text{ пФ}$, $C_H = 30 \text{ пФ}$, $C_{n2} = 2 \text{ пФ}$: $C_2 = 32 \text{ пФ}$; $C_1 = 12 \text{ пФ}$.

4. Постійна часу колекторного кола логічної частини $\tau_k = R_1 C_1 = 4.38 \text{ нс}$.

5. Постійна часу колекторного кола виходу $\tau_c = R_6 C_2 = 38.4 \text{ нс}$.

6. Час досягнення вихідною напругою значення порога переключення на спаді імпульсу

$$t_c = 0.5 \tau_c (E - U^*) = 3.5 \text{ нс} . \quad (3.92)$$

7. Час досягнення вихідною напругою значення порога перемикання при нарощенні імпульсу

$$t_u = \tau_k \ln 2 = 3 \text{ нс} . \quad (3.93)$$

8. Затримка розповсюдження при увімкненні

$$t_{\phi}^{10} = 2t_0 + t_c = 3.9 \text{ нс} . \quad (3.94)$$

9. Затримка розповсюдження при вимиканні

$$t_{sp}^{01} = 2t_T + t_n = 3.4 \text{ нс} . \quad (3.95)$$

10. Середня затримка $t_{sp} = 0.5(t_{sp}^{01} + t_{sp}^{10}) = 3.65 \text{ нс.}$

11. Час переходу із стану «1» у стан «0» $t_{10} = 2t_c = 7 \text{ нс.}$

12. Час переходу зі стану «0» у стан «1» $t_{01} = 2t_n = 6 \text{ нс.}$

13. Робота перемикання $A_{nep} = t_{sp} P_{cep} = 292 \text{ пДж.}$

3.3 Пристрої узгодження та перетворення рівнів і їх розрахунок

Перетворювачами рівнів (адаптерами, драйверами, трансляторами) називають спеціальні елементи цифрових пристройів, що призначенні для забезпечення сумісності логічних рівнів різних сімей цифрової логіки, а також для забезпечення спряження логічних пристройів з об'єктами керування, датчиками, пристроями індикації, документування і т. д.

Крім забезпечення сумісності рівнів сигналів перетворювачі повинні задовольняти спеціальні вимоги, наприклад такі, як збереження перетворювачем порогового рівня керуючого елемента, рівнів струмів, способу кодування двійкових змінних, забезпечення заданих вимог щодо навантажувальної здатності і параметрів швидкодії.

Схеми керування виконавчим пристроєм від елементу ТТЛ-типу

Необхідно забезпечити керування виконавчим пристроєм, що спрацьовує від напруги $U_{in} = 27V$ і має вхідний опір $R_{exit} = 27\Omega$ при керуванні від елементів ТТЛ-типу.

Варіант схеми даного перетворювача рівнів наведено на рис. 3.14. Пристрій являє собою ключову схему з комбінацією транзисторів n-p-n і p-n-p типів. Обидва транзистори кремнієві.

Схема працює таким чином: при рівні «0» на виході керуючого елемента ТТЛ-типу обидва транзистори закриті, струм, що тече через вхідний опір виконавчого пристрою, дуже малий (зворотний колекторний струм закритого транзистора T2), тобто на вхід виконавчого пристрою подається сигнал з рівнем «0». При рівні «1» на виході елемента ТТЛ-типу обидва транзистори відкриті і насищені, на вхідному опорі виконавчого пристрою розсіюється напруга, що приблизно дорівнює напрузі живлення, тобто подається сигнал з рівнем «1». Для струму навантаження

$$I_n = I_{n\pi 2}, \quad (3.96)$$

де I_{kn2} – колекторний струм насилення транзистора T2, можна записати:

$$I_n = I_{kn2} = (U_{in} - U_{ken2}) / R_{ken} . \quad (3.97)$$

Якщо вважати, що $U_{ken2} = 0,3V$, то із (3.97):

$$I_n = I_{kn2} = (27 - 0,3) / 10^3 . \quad (3.98)$$




Рисунок 3.14 – Схема перетворювача рівнів елемента ТТЛ-типу у високий рівень

Нехай у вибраного типу транзистора T2 мінімальне значення коефіцієнта підсилення за струмом $\beta_{min} = 20$, тоді, приймаючи, що коефіцієнт насилення транзистора T2 $K_{nac} = 1,5$, знайдемо значення струму бази:

$$I_{BH2} = I_{kn2} \cdot K_{nac} / \beta_{min} , \quad (3.99)$$

$$I_{BH2} = 26 \cdot 1,5 / 20 = 2mA .$$

Значення струму I_{R3} через резистор $R3$, що шунтує переход база-емітер транзистора T2 і утримує цей транзистор в закритому стані (коли на виході керуючого елемента ТТЛ-типу рівень «0»), вибирається в межах 5÷20 % від струму бази насиленого транзистора T2. Нехай

$$I_{R3} = 0,1 \cdot I_{BH2} , \quad (3.100)$$

$$I_{R3} = 0,1 \cdot 2 = 0,2mA .$$

Оскільки транзистор T2 насищений, то між виводами бази і емітера діє напруга U_{Bem2} . Ця величина наводиться у довідниках для певного режиму, орієнтовно вона складає $0,7 \div 1,0 V$. Приймаємо $U_{Bem2} = 0,75V$, знаходимо опір:

$$R_3 = U_{Bem2} / I_{R3} , \quad (3.101)$$

$$R_3 = 0,75 / 0,2 = 3,75k\Omega .$$

Округляємо значення резистора R_3 до найближчого меншого стандартного номінального значення. Номінальне значення вибирається із ряду Е24 випущених промисловістю резисторів.

Номінальні значення опорів резисторів повинні відповідати коефіцієнтам відповідного ряду, чи числам, отриманим шляхом зменшення чи ділення цих чисел на 10^n , де n – ціле додатне чи від'ємне число.

Відповідно до вищенаведеного $R_3 = 3,6\text{k}\Omega$.

Очевидно, що

$$\begin{aligned} I_{kn1} &= I_{6n2} + I_{R3}, \\ I_{kn1} &= 2 + 0,2 = 2,2\text{mA}. \end{aligned} \quad (3.102)$$

Оскільки транзистор T1 насищений, то можна визначити опір R_4 :

$$\begin{aligned} R_4 &= (U_{in} - U_{бен2} - U_{кен1}) / I_{kn1}, \\ R_4 &= (27 - 0,75 - 0,3) / 2,2 = 11,8\text{k}\Omega. \end{aligned} \quad (3.103)$$

Округляємо значення R_4 до найближчого меншого стандартного номінального значення $11\text{k}\Omega$: $R_4 = 11\text{k}\Omega$.

Прийнявши для транзистора T1 $\beta_{min} = 20$ і $K_{nac} = 1,5$, визначаємо струм бази насиченого транзистора T1:

$$\begin{aligned} I_{6n1} &= I_{kn1} K_{nac} / \beta_{min}, \\ I_{6n1} &= 2,2 \cdot 1,5 / 20 = 0,165\text{mA}. \end{aligned} \quad (3.104)$$

Прийнявши $I_{R2} = 0,1 \cdot I_{6n1} = 0,1 \cdot 0,0165\text{mA}$, а $U_{бен1} = 0,75\text{B}$, знайдемо опір R_2 :

$$\begin{aligned} R_2 &= U_{бен1} / I_{R2}, \\ R_2 &= 0,75 / 0,0165 = 45,4\text{k}\Omega. \end{aligned} \quad (3.105)$$

Округляємо значення R_2 до найближчого меншого стандартного номінального значення, $R_2 = 43\text{k}\Omega$.

Оскільки значення R_2 досить велике, необхідно перевірити умову надійного запирання транзистора T1 при відімкненому керуючому елементі (допускаємо, що зв'язок здійснюється через роз'ємне з'єднання). Ця умова записується у вигляді:

$$I_{кбо} R_2 < U_{бено}, \quad (3.106)$$

де $I_{кбо}$ – зворотний тепловий струм колекторного переходу;

$U_{бено}$ – напруга на переході база-емітер, при якій транзистор починає відкриватись.

Приймасмо $I_{кбо} = 8\text{мкA}$, $U_{бено} = 0,5\text{B}$

За формулою (3.113)

$$8 \cdot 10^{-6} \cdot 43 \cdot 10^3 = 0,344\text{B} < 0,5\text{B}.$$

При такій напрузі на переході база-емітер транзистор T1 надійно закритий.

Уточнююмо значення струму I_{R2} :

$$I_{R2} = 0,75 / 43 \cdot 10^3 = 0,017\text{mA}.$$

Визначаємо струм через резистор R_1 :

$$I_{R1} = I_{6n1} + I_{R2}, \quad (3.107)$$

$$I_{R1} = 0,165 + 0,017 = 0,1824 \text{mA}.$$

Замінивши вихідне коло закритого елемента ТТЛ-типу еквівалентною ЕРС $E_{TTL} = 3,6V$ з вхідним опором $R_{TTL} = 100\text{Om}$

$$R_1 = (E_{TTL} - U_{без1}) I_{R1} - R_{TTL}. \quad (3.108)$$

Обчислимо R_1 :

$$R_1 = (3,6 - 0,75) 0,1824 \cdot 10^{-3} - 100 = 15,525 \text{kOm}.$$

Округляємо значення R_1 до найближчого меншого стандартного нормального значення, $R_1 = 15\text{kOm}$.

Напруга на виході керуючого елемента:

$$U_{вих} = E_{TTL} - I_{R1} R_{TTL}. \quad (3.109)$$

$$U_{вих} = 3,6 - 0,1824 \cdot 10^{-3} \cdot 100 = 3,58V,$$

Це говорить про те, що керуючий ТТЛ-елемент може працювати не тільки на перетворення рівнів, але і на інші елементи ТТЛ-типу.

Схема керування виконавчим пристроєм від елемента ЕЗЛ-типу

Необхідно забезпечити керування виконавчим пристроєм, що спрацьовує від напруги $U_{in} = -12V$ і має вхідний опір $R_{вх} = -12 V$ при керуванні від елемента ЕЗЛ-типу з $U_{вих}^0 = -1,7V$ і $U_{вих}^1 = -0,9V$.

Варіант схеми даного перетворювача рівнів наведено на рис. 3.15. Схема працює на принципі перемикання струму і використовується в тих випадках, коли логічний перепад рівнів сигналу може складати частку вольт.

При рівні «0» на неінверсному виході керуючого елемента ЕЗЛ-типу транзистор T2 закріється, а транзистор T1 відкритий високим рівнем, що відповідає логічній «1» з інверсного виходу. Потенціал бази транзистора T3 високий, відповідно, транзистор T3 закритий, струм через вхідний опір виконавчого пристрою не протікає, тобто подається логічний сигнал з рівнем «0».

При рівні «1» на неінверсному виході керуючого елемента транзистор T2 відкривається, а транзистор T1 закривається низьким рівнем, що відповідає логічному «0» з інверсного виходу. Потенціал колектора транзистора T2, а відповідно, і бази транзистора T3, зменшується. Транзистор T3 відкривається, на вхідному опорі виконавчого пристрою виділяється напруга приблизно рівна напрузі живлення, тобто подається логічний сигнал з рівнем «1».




Рисунок 3.15 – Схема перетворювача рівнів елемента ЕЗЛ-типу у високий рівень

Для струму навантаження:

$$I_n = I_{ken3}, \quad (3.110)$$

де I_{ken3} – колекторний струм насиження транзистора T3, можна записати:

$$I_n = I_{ken3} = (U_{in} - U_{ken3})R_{ax_{ky}}. \quad (3.111)$$

Якщо вважати, що $U_{ken3} \approx 0,3V$, то із (3.110):

$$I_n = I_{ken3} = (-12 - 0,3)/10^3 = 11,7mA.$$

Нехай у вибраного типу транзистора мінімальне значення коефіцієнта підсилення за струмом $\beta_{min} = 20$, тоді, приймаючи коефіцієнт насиження транзистора T3 $K_{nac} = 1,5$, знайдемо значення струму бази:

$$I_{b_{n3}} = I_{ken3} \cdot K_{nac} / \beta_{min}, \quad (3.112)$$

$$I_{b_{n3}} = 11,7 \cdot 1,5 / 20 = 0,88mA.$$

Приймемо $I_{R3} = 0,88$ mA, тоді

$$R2 = U_{b_{n2}} / I_{R2}, \quad (3.113)$$

$$R2 = 0,7 / 0,88 = 0,795k\Omega.$$

Округляємо значення $R2$ до найближчого меншого стандартного номінального значення, $R2 = 0,75$ кОм.

Уточнюємо величину струму I_{R2} :

$$I_{R2} = U_{\text{без2}} / R_2, \quad (3.114)$$

$$I_{R2} = 0,7 / 0,75 \cdot 10^3 = 0,93 \text{mA}.$$

Перемикальний струм колектора транзистора T2:

$$I_{kT2} = I_{R2} + I_{бн3}, \quad (3.115)$$

$$I_{R2} = 0,93 + 0,88 = 1,81 \text{mA}.$$

Визначимо R_1 :

$$R1 = (U_{in} - U_{ббT2} - U_{max}^1) / (1 + \beta_{min}) \cdot I_{kT2} / \beta, \quad (3.116)$$

$$R1 = (-12 - (-0,7) - (-0,9B)) / (1 + 20) \cdot 1,81 / 20 = 5,47 \text{k}\Omega.$$

Округляємо значення R_1 до найближчого меншого стандартного номінального значення, $R_1 = 5,1 \text{k}\Omega$.

Схема перетворення рівнів керуючого пристрою в рівні елементів ТТЛ-типу

Необхідно розробити перетворювач рівнів $U^0 = 0V$ і $U^1 = -6V$ в рівні елементів ТТЛ-типу, причому до виходу перетворювача повинно підключатись 10 елементів ТТЛ-типу. Відомо, що на виході керуючого елемента стоїть простий інвертор на транзисторі p-n-p-типу, в колекторі якого включене резистор 1 kΩ, а живлення $U_{in} = -6V$. Транзистор працює чи в режимі насиження, чи в режимі відсічки. Схема такого перетворювача рівнів наведена на рис. 3.15.

Схема працює таким чином: коли транзистор T1 знаходиться в режимі відсічки, параметри схеми забезпечують такий же режим для транзистора T2. У цьому випадку на виході діє високий потенціал, чи рівень логічної «1». Коли транзистор T1 насищений, параметри схеми забезпечують такий же режим і для транзистора T2. На виході схеми діє низький потенціал, чи рівень логічного «0».

Мінімальне значення опору R_4 визначається, виходячи із допустимого струму колектора I_{kdon} транзистора T2. Нехай $I_{kdon} = 20 \text{mA}$.

Тоді:

$$I_{kdon2} = I_{R4} + K_{pos} I_{ex}^0. \quad (3.117)$$




Рисунок 3.15 – Схема перетворювача рівнів в рівні елементів ТТЛ-типу

Замінивши в (3.117) $I_{k_{nac2}}$ на $I_{k_{don}}$ і підставивши значення $K_{pos} = 10$, $I_{ex}^0 = 1,6 \text{ mA}$, знайдемо:

$$I_{R4\max} = I_{k_{don}} - K_{pos} I_{ex}^0, \quad (3.118)$$

$$I_{R4\max} = 20 - 10 \cdot 1,6 = 4 \text{ mA}.$$

Визначасмо:

$$R_{4\min} = (U_{in2} - U_{k_{nac2}}) / I_{R4\max}, \quad (3.119)$$

$$R_{4\min} = (5 - 0,3) / 4 \approx 1,17 \text{ k}\Omega.$$

Максимальне значення опору R_4 визначається, виходячи із забезпечення допустимого рівня U_{ex}^1 в найгірших умовах. Коли транзистор T2 знаходиться в режимі відсічки,

$$U_{ex}^1 = U_{in2} - R_4 K_{pos} I_{ex}^1. \quad (3.120)$$

Визначаємо

$$R_{4\max} = (U_{in2} - U_{ex}^1) / (K_{pos} I_{ex}^1). \quad (3.121)$$

Підставляючи значення, $I_{ex}^1 = 0,04 \text{ mA}$, $U_{ex}^1 = 3,6 \text{ V}$, $K_{pos} = 10 \text{ V}$ (3.121), отримаємо:

$$R_{4\max} = (5 - 3,6) / 10 \cdot 0,04 = 3,5 \text{ k}\Omega.$$

Обираємо найменше номінальне значення резистора R_4 , що задовільняє вимоги (3.119) і (3.121), $R_4 = 1,2 \text{ k}\Omega$.

Уточнюємо величину $I_{k_{nac2}}$:

$$I_{k_{nac2}} = (U_{in2} - U_{k_{nac2}}) / R_4 + K_{pos} I_{ex}^0, \quad (3.122)$$

$$I_{\kappa \text{ нас}2} = (5 - 0,3) / 1,2 \cdot 10^3 + 10 \cdot 1,6 \cdot 10^{-3} = 20 \text{ mA}.$$

Прийнявши $\beta = 20$ і $K_{\text{нас}} = 1,5$ для транзистора T2, знайдемо:

$$I_{\delta \text{ нас}2} = K_{\text{нас}} I_{\kappa \text{ нас}2} / \beta, \quad (3.123)$$

$$I_{\delta \text{ нас}2} = 15 \cdot 20 / 20 = 1,5 \text{ mA}.$$

Для струмів I_{R3} і I_{R2} можна записати співвідношення:

$$I_{R3} = (U_{in2} - U_{\delta \text{ нас}2}) / R_3, \quad (3.124)$$

$$I_{R3} = (5 - 0,7) R_3 = 4,3 / R_3,$$

$$I_{R2} = (U_{\delta \text{ нас}2} - U_{\kappa \text{ нас}1}) / R_2, \quad (3.125)$$

$$I_{R2} = (0,7 - (-0,3)) / R_2 = 1 / R_2,$$

$$I_{\delta \text{ нас}2} = I_{R3} - I_{R2}, \quad (3.126)$$

Із (3.126) отримаємо перше рівняння, що пов'язує R_2 і R_3 :

$$4,3 / R_3 - 1 / R_2 = 1,5 \cdot 10^{-3}. \quad (3.127)$$

Розглянемо режим, в якому обидва транзистори знаходяться в режимі відсічки. Транзистор T2 закритий, якщо $|U_{\text{закр}}| \geq |U_{\text{від}}|$, де $U_{\text{від}}$ – напруга відсічки. Для кремнієвого транзистора $U_{\text{від}} \approx 0,5 \text{ В}$. Для надійного запирання транзистора T2 приймаємо $U_{\text{закр}} = -0,1 \text{ В}$ і складаємо друге рівняння для визначення R_2 і R_3 :

$$U_{\delta 2} = U_{\text{закр}} = U_{in2} - (U_{in2} - U_{in1}) \cdot R_3 / (R_1 + R_2 + R_3). \quad (3.128)$$

Прийнявши $U_{\text{закр}} = -0,1 \text{ В}$ і підставивши у вираз (3.128) числові значення, після спрощення отримаємо:

$$R_2 = 1,16 R_3 - 10^3. \quad (3.129)$$

Розв'язуючи разом (3.127) і (3.129) знайдемо, що $R_2 = 1 \text{ кОм}$, $R_3 = 1,74 \text{ кОм}$.

Округлюємо значення R_2 і R_3 до найближчих номінальних значень резисторів $R_2 = 1 \text{ кОм}$, $R_3 = 1,8 \text{ кОм}$.

З (3.128) перевіряємо $U_{\text{закр}}$ на базі транзистора T2:

$$U_{\text{закр}} = 5 - (5 - (-6)) \cdot 1,8 \cdot 10^3 / (10^3 + 10^3 + 1,8 \cdot 10^3) = -0,2 \text{ В}.$$

Таким чином, надійне запирання транзистора T2 забезпечується.



ЗАПИТАННЯ

- Метод струмових графів для реалізації заданої логічної функції.
- Які елементи відносяться до ПСФЕ?
- Умовні позначення ПСФЕ.
- Основні компоненти методу струмових графів.
- Операція імплікації.
- Синтез цифрових схем на біполярних транзисторах.
- Особливості синтезу схем ЕЗЛ.
- Синтез багатоступеневих ЕЗЛ-схем.
- Синтез КМОН-схем.
- Порядок розрахунку логічного ТТЛ-елемента.
- Порядок розрахунку логічного ЕЗЛ-елемента.
- Порядок розрахунку логічного КМОН-елемента.
- Порядок розрахунку схеми керування виконавчим пристроєм від елемента ТТЛ-типу.
- Порядок розрахунку схеми керування виконавчим пристроєм від елемента ЕЗЛ-типу.
- Порядок розрахунку схеми перетворення рівнів керуючого пристрою в рівні елементів ТТЛ-типу.

4 ІНТЕГРАЛЬНІ МІКРОСХЕМИ: ЗАГАЛЬНІ ВІДОМОСТІ, КЛАСИФІКАЦІЯ

4.1 Основні поняття інтегральних мікросхем

Інтегральна (мікро)схема (ІС, IMC) – електронна схема довільної складності, виготовлена на напівпровідниковому кристалі (чи плівці) і розміщена в нероз'ємний корпус, чи без нього, у випадку входження в склад мікрозбірки.

За технологією виготовлення ІМС поділяються:

- **Напівпровідникові мікросхеми** – усі елементи і міжелементні з'єднання виконані на одному напівпровідниковому кристалі (наприклад, сіліцію, германію, арсеніду галію).

- **Плівкові мікросхеми** – усі елементи і міжелементні з'єднання виконані у вигляді плівок: товсто плівкова інтегральна схема; тонко плівкова інтегральна схема.

- **Гібридні мікросхеми** – крім напівпровідникового кристалу містить кілька безкорпусних діодів, транзисторів та (або) інших електронних компонентів, що вміщені в один корпус.

За видом оброблюваного сигналу ІМС поділяються на:

- **Аналогові схеми** – вхідні і вихідні сигнали змінюються за законом неперервної функції в діапазоні від позитивної до негативної напруги живлення: операційні підсилювачі, компаратори, генератори сигналів, фільтри, аналогові помножувачі і аналогові атенюатори, регульовані підсилювачі, стабілізатори джерел живлення, мікросхеми керування імпульсних блоків живлення, перетворювачі сигналів, схеми синхронізації, різноманітні датчики (температури та ін.).

- **Цифрові схеми** – вхідні і вихідні сигнали можуть мати два значення: логічний нуль чи логічна одиниця, кожному із яких відповідають певний діапазон напруги: логічні елементи, тригери, лічильники, реєстри, буферні перетворювачі, шифратори, дешифратори, цифрові компаратори, мультиплексори, демультиплексори, суматори, напівсуматори, клочі арифметико-логічних пристрій (АЛП), мікроконтролери, мікропроцесори, мікросхеми та модулі пам'яті ПЛІС (програмовані логічні інтегральні схеми).

- **Аналого-цифрові** суміщають у собі форми цифрової та аналогової обробки сигналів. З розвитком технологій отримують все більше поширення.

Мінімальний склад комплекту інтегральних мікросхем, що необхідний для вирішення певного кола апаратних задач, називається **базовим**.

В останні роки в класифікацію ІС вводяться нові поняття: мікросхеми загального призначення, замовні і напівзамовні.

Замовна мікросхема – мікросхема, розроблена на основі стандартних і (або) спеціально створених елементів, вузлів за функціональною схемою замовника та призначена для певної радіоелектронної апаратури (РЕА).

Напівзамовна інтегральна мікросхема – мікросхема, розроблена на основі базових кристалів (у тому числі матричних).

Аналогові і цифрові інтегральні мікросхеми розробляються і випускаються підприємствами-виробниками у вигляді серій. Кожна серія відрізняється ступенем комплектності і містить кілька мікросхем, які, у свою чергу, поділяються на типономінали. До серії мікросхем відносять сукупність типів мікросхем, які можуть виконувати різні функції, але мають єдине конструктивно-технологічне виконання і призначенні для спільного застосування. Як правило, з плинном часу склад перспективних серій розширяється.

Тип інтегральної мікросхеми – інтегральна мікросхема конкретного функціонального призначення і певного конструктивно-технологічного і схемотехнічного рішення, має своє умовне позначення.

Група типів мікросхем – сукупність типів мікросхем у межах однієї серії, що мають аналогічні функціональні призначення і принцип дії, властивості яких описуються однаковими чи близьким складом електрических параметрів.

4.2 Корпуси та маркування логічних елементів

Для зображення електронних пристройів й іхніх вузлів застосовується три основних типи схем: принципова схема; структурна схема; функціональна схема. Розрізняються вони своїм призначенням й ступенем деталізації зображення пристройів.

Всі вузли, блоки, частини, елементи, мікросхеми вказуються у вигляді прямокутників з відповідними написами. Всі зв'язки між ними, всі передані сигнали зображуються у вигляді ліній, що з'єднують ці прямокутники. Входи повинні бути розташовані на лівій стороні прямокутника, виходи – на правій стороні, хоча це правило часто порушують, коли необхідно спростити рисунок схеми. Виходи й зв'язки живлення, як правило, не прорисовують, якщо, не використаються нестандартні включення елементів схеми. На рис. 4.1 – найзагальніші правила, що стосуються будь-яких схем. Для позначення полярності сигналу на схемах використовується правило: якщо сигнал негативний, то перед його назвою ставиться знак мінус, наприклад, -WR або -OE, або ж (рідше) над назвою сигналу ставиться лінія. Якщо таких знаків немає, то сигнал вважається позитивним. Для цієї сигналів звичайно використовуються латинські букви, що являють собою скопії

рочення англійських слів, наприклад, WR - сигнал запису (від "write" - "писати").




Рисунок 4.1 – Позначення входів і виходів

Інверсія сигналу позначається кружечком на місці входу або виходу. Існують інверсні входи й інверсні виходи.

Якщо якась мікросхема виконує функцію по фронту вхідного сигналу, то на місці входу ставиться похила риска (під кутом 45°), причому нахил вправо або вліво визначається тим, позитивний або негативний фронт використовується в цьому випадку. Тип виходу мікросхеми позначається спеціальним значком: вихід ЗС - перекресленим ромбом, а вихід ВК - підкресленим ромбом. Стандартний вихід (2С) ніяк не позначається. Якщо в мікросхемі необхідно вказати неінформаційні виводи, тобто виводи, що не є ні логічними входами, ні логічними виходами, то такий вихід позначається похилим хрестом (два перпендикулярні лінії під кутом 45°). Це можуть бути, наприклад, виходи для підключення зовнішніх елементів (резисторів, конденсаторів) або виходи живлення (рис. 4.2).

У схемах передбачаються також спеціальні позначення для шин (рис. 4.3). На структурних і функціональних схемах шини позначаються товстими лініями або подвійними стрілками, причому кількість сигналів, що входять у шину, вказується поруч із похилою рискою, що перетинає шину.




Рисунок 4.2 – Позначення неінформаційних виводів

На принципових схемах шина теж позначається товстою лінією, а вхідні в шину й вихідні із шини сигнали зображені у вигляді перпендикулярних до шин тонких ліній із вказанням їхнього номера або назви. При передачі по шині двійкового коду нумерація починається з молодшого розряду коду.




Рисунок 4.3 – Позначення шин

При зображені мікросхем використовуються скорочені назви вхідних і вихідних сигналів, що відображають їхню функцію. Ці назви розташовуються поруч із відповідним виводом. Також на зображені мікросхем вказується виконувана ними функція (звичайно в центрі вгорі). Зображення мікросхеми іноді поділяють на три вертикальні поля. Ліве поле ставиться до вхідних сигналів, праве – до вихідних сигналів. У центральному полі міститься назва мікросхеми й символи її особливостей. Нейнформаційні виходи можуть указуватися як на лівому, так і на правому полі; іноді їх показують на верхній або нижній стороні прямокутника, що зображує мікросхему.

У табл. 4.1 наведені деякі позначення сигналів і функцій мікросхем, що найбільш часто зустрічаються. Мікросхема в цілому позначається на схемах буквами DD (від англійського "digital" - "цифровий") з відповідним номером, наприклад, DD1, DD20.1, DD38.2 (після крапки вказується номер елемента або вузла усередині мікросхеми).

На сьогодні дуже поширеними є мікросхеми ТТЛ-логіки. Як приклад розглянемо систему позначень фірми Texas Instruments. Повне позначення складається із шести елементів.

1. Ідентифікатор фірми SN (для серій АС й АСТ відсутній).

2. Температурний діапазон (тип сімейства):

- 74 - комерційні мікросхеми (температура навколошнього середовища для біополярних мікросхем - 0...70°C, для КМОН мікросхем - -40...+85°C),
- 54 - мікросхеми військового призначення (температура - -55...+125°C).

3. Код серії (до трьох символів):

- Відсутній – стандартна ТТЛ-серія.
- LS (Low Power Schottky) – малопотужна серія ТТЛШ.
- S (Schottky) – серія ТТЛШ.
- ALS (Advanced Schottky) – поліпшена серія ТТЛШ.
- F (FAST) – швидка серія.

- HC (High Speed CMOS) - високошвидкісна КМОН-серія.
- HCT (High Speed CMOS with TTL inputs) – серія HC, сумісна по входу із TTL.
- AC (Advanced CMOS) – поліпшена серія КМОН.
- ACT (Advanced CMOS with TTL inputs) – серія AC, сумісна по входу із TTL.
- BCT (BiCMOS Technology) – серія з БіКМОН-технологією.
- ABT (Advanced BiCMOS Technology) – поліпшена серія з БіКМОН-технологією.
- LVT (Low Voltage Technology) – серія з низькою напругою живлення.




Рисунок 4.4 – Система позначень фірми Texas Instruments

4. Ідентифікатор спеціального типу (2 символи) - може бути відсутнім.
5. Тип мікросхеми (від двох до шести цифр). Перелік деяких типів мікросхем наведений у додатку.
6. Код типу корпуса (від одного до двох символів) - може бути відсутнім. Наприклад, N - пластмасовий корпус DI (DI), J - керамічний DI (DI), T - плоский металевий (рис. 4.4).

Приклади позначень: SN74ALS373, SN74ACT7801, SN7400.

- SN74/SN54 - стандартна - 1963р.;
- SN74H/SN54H - High speed - швидкодіюча - 1967р.;
- SN74L/SN54L - Low power - малопотужна - 1967р.;
- SN74S/SN54S - з використанням діодів Шотткі - 1969р.;
- SN74LS/SN54LS - Low power Schottky - малопотужна з використанням діодів Шотткі - 1971р.;
- SN74AS/SN54AS - Advanced Schottky - удосконалена з використанням діодів Шотткі - 1982р.;
- SN74ALS/SN54ALS - Advanced Low power Schottky - удосконалена малопотужна з використанням діодів Шотткі - 1980р.
- SN74F/SN54F - Fairchild's Advanced Schottky TTL - удосконалена з використанням діодів Шотткі фірми Fairchild - 1979р.;

Вітчизняна система позначень мікросхем відповідних аналогів відрізняється від розглянутої досить істотно (рис. 4.5.).

Таблиця 4.1 – Позначення сигналів і функцій мікросхем

Позначення	Назва	Призначення
&	And	Елемент I
=1	Exclusive Or	Елемент Виключне АБО
1	Or	Елемент АБО
A	Address	Адресні розряди
BF	Buffer	Буфер
C	Clock	Тактовий сигнал (строб)
CE	Clock Enable	Дозвіл тактового сигналу
CT	Counter	Лічильник
CS	Chip Select	Вибір мікросхеми
D	Data	Розряди даних, дані
DC	Decoder	Дешифратор
EZ	Enable, Z-state	Дозвіл третього стану
G	Generator	Генератор
I	Input	Вхід
I/O	Input/Output	Вхід/Вихід
OE	Output Enable	Дозвіл виходу
MS	Multiplexer	Мультиплексор
Q	Quit	Вихід
R	Reset	Скид (установка в нуль)
RG	Register	Регістр
S	Set	Установка в одиницю
SUM	Summator	Суматор
T	Trigger	Тригер
TC	Terminal Count	Закінчення лічби
Z	Z-state	Третій стан




Рисунок 4.5 – Позначення вітчизняних мікросхем

Основні елементи позначення:

1. Буква К позначає мікросхеми широкого застосування, для мікросхем військового призначення буква відсутня.
2. Тип корпуса мікросхеми (один символ) - може бути відсутнім. Наприклад, Р – пластмасовий корпус, М – керамічний, Б – бескорпусна мікросхема.
3. Номер серії мікросхем (від трьох до чотирьох цифр).
4. Функція мікросхеми (две букви).
5. Номер мікросхеми (від однієї до трьох цифр).

Більшість мікросхем мають корпус, тобто прямокутний контейнер (пластмасовий, керамічний, металокерамічний) з металевими выводами (ніжками). Корпуси мікросхем складаються з трьох основних частин: кристалу, корпуса для захисту кристала від кліматичних впливів, провідників для електричного зв'язку кристала і выводів корпуса. Існує чотири основних конструкторсько-технологічних варіантів корпусів (рис. 4.6): пластмасовий, склокерамічний, металоскляний, металокерамічний.

Запропоновано безліч різних типів корпусів, але найбільшого поширення одержали два основних типи:

1. Корпус із дворядним вертикальним розташуванням выводів, наприклад, DI (Dual In Line Package, Plastic) – пластмасовий корпус, DIL (Dual In Line Package, Ceramic) – керамічний корпус. Загальна назва для таких корпусів – DI (рис. 4.7). Відстань між выводами становить 0,1 дюйма (2,54 мм). Відстань між рядами выводів залежить від кількості выводів.
2. Корпус із дворядним площинним розташуванням выводів, наприклад, FP (Flat-Package, Plastic) – пластмасовий плоский корпус, FPC (Flat-Package, Ceramic) – керамічний плоский корпус. Загальна назва для таких корпусів – Flat (рис. 4.6). Відстань між выводами становить 0,05 дюйма (1,27 мм) або 0,025 дюйма (0,628 мм).

Номери выводів всіх корпусів відраховують починаючи з выводу, позначеного ключем, за напрямом проти годинникової стрілки (якщо дивитися на мікросхему зверху). Ключем може служити виріз на одній зі сторін мікро-

схеми, крапка біля першого вивода або стовищенні першого вивода (рис. 4.7). Перший вивід може знаходитися в лівому нижньому або в правому верхньому куті. Мікросхеми мають стандартне число виводів з ряду: 4, 8, 14, 16, 20, 24, 28,... і т. д. Для мікросхем стандартних цифрових серій використовуються корпуси з кількістю виводів, починаючи з 14.




Рисунок 4.6 – Конструкції корпусів.

1 – кристал ІМС, 2 – дротові провідники, 3 – кристалотримач, 4 – виводи, 5 – низькотемпературний припій, 6 – кришка корпуса, 7 – скло (склоприпій), 8 – монтажна площа, 9 – основа корпуса




Рисунок 4.7 – Приклади корпусів DI й Flat

Вітчизняні мікросхеми випускаються в корпусах, дуже схожих на DI й Flat, але відстані між їхніми виводами обчислюються за метричною шкалою й тому відрізняються від прийнятих за кордоном. Наприклад, 2,5 мм замість 2,54 мм, 1,25 мм замість 1,27 мм і т.д. Для корпусів з малим числом виводів (до 20) це не суттєво, але для більших корпусів розбіжність у відстані може стати істотною. У результаті на плату, розраховану на закордонні мікросхеми, не можна поставити вітчизняні мікросхеми, і навпаки.

4.3 Параметри серій мікросхем

Параметри серії ТТЛ

Перша серія ІС була виготовлена на транзисторних схемах з безпосереднім зв'язком. Далі були розроблені серії ІС на основі резистивно-транзисторної і діодно-транзисторної технологій. Ці серії не отримали широкого розповсюдження, оскільки трохи пізніше була розроблена досконаліша технологія ІС – транзисторно-транзисторна логіка. Особливістю даної технології є використання на входах ІС багатоемітерних транзисторів.

В таблиці 4.2. наведено відповідність основних вітчизняних та зарубіжних серій ІС, виготовлених за технологією ТТЛ. Серії SN54, SN74 та SN84 відрізняються тільки температурним діапазоном, допустимою величиною відхилення напруги джерела живлення від номіналу і типом корпуса. Серія SNS4 призначена для військових застосувань (мас більші допуски), а серія SN74 – для промислового застосування. Інтегральні схеми цих серій мають однакові чи близькі статичні та динамічні параметри, тому в подальшому будуть розглядатись мікросхеми серії SN74. Всі серії, наведені в таблиці сумісні за рівнями входних і вихідних сигналів, тобто в одному пристрої можна використовувати ІС різних серій без додаткових узгоджувальних елементів, що перетворюють рівні сигналів. При цьому необхідно враховувати взаємну навантажувальну здатність ІС різних серій.

В табл. 4.3 наведені основні статичні параметри серій ТТЛ-мікросхем, виробництва Texas Instruments. В табл. 4.4. наведені гранично допустимі значення параметрів ІС серії SN74.

Таблиця 4.2 – Відповідність вітчизняних та зарубіжних серій ІС

Серія ІС		Серія ІС	
Вітчизняна	Зарубіжна	Вітчизняна	Зарубіжна
155	SN74	133	SN54
158	SN74L	136	SN54L
131	SN74H	130	SN54H
555	SN74LS	533	SN54LS
531	SN74S	530	SN54S
KP1533	SN74ALS	1533	SN54ALS
KP1531	SN74F	1531	SN54F

Серії ІС розшифровуються таким чином:

SN74/SN54 - стандартна - 1963р.;

SN74H/SN54H - High speed - швидкодіюча - 1967р.;

SN74L/SN54L - Low power - малопотужна - 1967р.;

- SN74S/SN54S - з використанням діодів Шотткі - 1969р.;
- SN74LS/SN54LS - Low power Schottky - малопотужна з використанням діодів Шотткі - 1971р.;
- SN74AS/SN54AS - Advanced Schottky - удоосконалена з використанням діодів Шотткі - 1982р.;
- SN74ALS/SN54ALS - Advanced Low power Schottky - удоосконалена малопотужна з використанням діодів Шотткі - 1980р.;
- SN74F/SN54F - Fairchild's Advanced Schottky TTL - удоосконалена з використанням діодів Шотткі фірми Fairchild - 1979р.;

Таблиця 4.3 – Основні статичні параметри серій SN74

Серія IC	$t_{3.\text{сер.}}$, нс	P, мВт/вент	$I_{\text{вх}}$, мкА	$I_{\text{вх}}^0$, мА	F_{max} , МГц	$I_{\text{вих}}$, мкА	$I_{\text{вих}}^0$, мА	n	$t_{3.\text{сер.}}$, нс	P, нс
SN74	10	10	40	-1.6	35	-400	16	10	100	
SN74L	33	1	10	-0.18	3	-200	3.6	10	33	
SN74H	6	22	50	-2	50	-500	20	10	132	
SN74LS	9.5	2	20	-0.36	45	-400	8	20	19	
SN74S	3	19	50	-2	125	1000	20	10	57	
SN74AL	4	1	10	-0.2	50	-400	8	40	4	
SN74AS	1.5	22	-	-	200	-1000	20	100	33	
SN74F	2	4	20	-0.6	130	20	33		8	

Таблиця 4.4 – Границно допустимі значення параметрів IC серій SN74

Серія IC	Діапазон робочих температур, °C	Напруга живлення, В
SN54	-55...+125	4,5...5,5
SN74	0...+70	4,75...5,25
SN84	-25...+85	4,75...5,25

В табл. 4.5. наведено показники, що характеризують завадостійкість IC КМОН серій.

В табл. A.1 (див. Додаток) наведено порогові значення параметрів серії SN74.

В табл. A.2 (див Додаток) наведені час затримки, та струми високого і низького рівня сигналу мікросхем TTL.

Таблиця 4.5 – Показники характеристик завадостійкості ІС КМОН серій

Тип ІС	U_{OH} тип, В	U_{OL} тип, В	U_{IH} В	ΔU_H тип, В	ΔU_L тип, В	U_{OH} мін, В	U_{IH} мін, В	U_{OL} макс, В	U_{IL} макс, В	ΔU_H В	ΔU_L В
TTL	3.4	0.2	1.2	2.2	1.0	2.4	2.0	0.4	0.8	0.4	0.4
S	3.4	0.55	1.2	2.2	0.65	2.4	2.0	0.5	0.8	0.4	0.3
LS	3.4	0.5	1.1	2.3	0.6	2.4	2.0	0.4	0.8	0.4	0.4
ALS, AS	3.2	0.35	1.4	1.8	1.05	2.4	2.0	0.5	0.8	0.4	0.3
74F	3.3	0.42	1.4	1.9	0.98	2.4	2.0	0.55	0.8	0.4	0.25

Параметри інтегральних схем КМОН-логіки

Перші КМОН ІС серії CD4000 були розроблені фірмою RCA в 1968 р. Пізніше з'явились серії CD4000A, CD4000B, з покращеними характеристиками. Дані серії випускають багато фірм: Motorola (ІС серії MC14000B), National Semiconductor (ІС серії CD4000B), Philips Components (ІС серії HEF4000B), SGS-Ates (ІС серії HCC4000B/HCF4000B) та ін.

В табл. 4.6. наведено відповідність вітчизняних та зарубіжних серій КМОН ІС. Напругу живлення у КМОН ІС можна змінювати у широких межах – чим вища напруга живлення, тим вища швидкодія мікросхеми ІС. За виконуваними функціями і (чи) нумерацією виводів ІС серії 4000 взагалі відрізняються від ТТЛ ІС аналогічного функціонального призначення. Функціональний ряд ІС серій 54НС/74НС включає в себе частину ІС як ТТЛ серій 54/74, так і КМОН серій 4000 (ІС з однаковими номерами у всіх цих серіях мають однакове функціональне призначення і нумерацію виводів).

Таблиця 4.6 – Відповідність вітчизняних та зарубіжних серій КМОН IC

Вітчизняні серії ІС	Зарубіжні серії IC	Фірма	Напруга жив- лення, В
164, 176	CD4000	RCA	9 і 3...15
564, 561	CD4000A	RCA	3...15
KP1561	CD4000B	Motorola	3...18
1561	54HC	NS, Motorola	2...6
KP1554	74AC	Texas Instruments	3...5,5
KP1594	74ACT	Texas Instruments	3...5,5

Різниця між серіями CD4000A і CD4000B полягає в наявності на виходах IC останніх додаткових буферів для розв'язки IC від зовнішнього середовища. Порівняльна характеристика цих серій наведена в табл. 4.7.

Таблиця 4.7 – Порівняльна характеристика серій CD4000A і CD4000B

Параметр	CD4000B	CD4000UB
Вихідний опір при $U_{DD} = 5V$, Ω	400	Залежить від кількості входів
Затримка розповсюдження, вимірювана на рівні 50% від U_{DD} , нс	150 ($U_{DD} = 5V$) 65 ($U_{DD} = 10V$) 50 ($U_{DD} = 15V$)	60 ($U_{DD} = 5V$) 23 ($U_{DD} = 10V$) 25 ($U_{DD} = 15V$)
Коефіцієнт підсилення за змінним струмом, dB	68	28 ($U_{DD} = 5V$) 23 ($U_{DD} = 10V$) 18 ($U_{DD} = 15V$)
Ширина полоси пропускання, кГц	230 ($U_{DD} = 5V$) 280 ($U_{DD} = 10V$) 295 ($U_{DD} = 15V$)	710 ($U_{DD} = 5V$) 885 ($U_{DD} = 10V$) 2800 ($U_{DD} = 15V$)
Вхідна ємність, пФ (тип.), пФ (макс)	1 – 2 2 – 4	2 – 3 5 – 10
Допустима величина завад, В	1 ($U_{DD} = 5V$) 2 ($U_{DD} = 10V$) 2,5 ($U_{DD} = 15V$)	0,5 ($U_{DD} = 5V$) 1 ($U_{DD} = 10V$) 1 ($U_{DD} = 15V$)

В табл. 4.8. наведені завадостійкість IC КМОН серії та допустимі значення IC серії SN 74. В табл. 4.9. наведені гранично допустимі значення параметрів IC серії SN74.

Таблиця 4.8 – Завадостійкість IC КМОН серії

Тип IC	U_{OH} тип, В	U_{OL} тип, В	U_{TH} В	ΔU_H тип, В	ΔU_L тип, В	U_{OH} мін, В	U_{HL} мін, В	U_{OL} макс, В	U_{IL} макс, В	ΔU_H , В	ΔU_L , В
1	2	3	4	5	6	7	8	9	10	11	12

Продовження таблиці 4.8

1	2	3	4	5	6	7	8	9	10	11	12
HC	3,84	0,33	2,25	1,59	1,92	3,84	3,15	0,33	0,9	0,69	0,57
HCT	3,84	0,33	1,3	2,54	0,97	3,84	2,0	0,33	0,8	1,84	0,47
AC	3,8	0,44	2,25	1,55	1,81	3,8	3,15	0,44	1,35	0,65	0,91
ACT	3,8	0,44	1,5	2,39	1,05	3,8	2,0	0,44	0,8	1,8	0,36
BCT	3,2	0,35	1,4	1,8	1,05	2,4	2,0	0,5	0,8	0,4	0,3

Таблиця 4.9 – Границю допустимі значення параметрів IC серії SN74

Параметр	HC	HCT	AC	ACT
Напруга живлення, В	7,0	7,0	6,0	6,0
Від'ємна напруга живлення, В	-0,5	-0,5	-0,5	-0,5
Додатна напруга живлення, В	$U_{cc} + 0,5$	$U_{cc} + 0,5$	$U_{cc} + 0,5$	$U_{cc} + 0,5$
Від'ємна вхідна напруга, В	-0,5	-0,5	-0,5	-0,5
Вхідний струм, мА, (макс.)	± 20	± 20	± 20	± 20
Температурний діапазон, °C	-65... +150	-65... +150	-65... +150	-65... +150
$U_{IL\ max}$, В	2-6	4,5-5,5	3-5,5	4,5-5,5
$U_{IH\ min}$, В	3,15	2,0	3,15	2,0
Крутізна фронтів вхідних сигналів, нс/В	110	125	10	10

4.4 Рекомендації щодо вибору серій IC

Розробники IC головну увагу приділяють чотирьом параметрам, що визначають їх властивості: швидкодії, енергоспоживанню, навантажувальній здатності і допустимому рівню завад. Оскільки через взаємне протиріччя властивостей IC неможливо розробити одну серію, що має найвищі показники всіх цих параметрів, розробники намагались створити нові сімейства IC, що мають кращі значення будь-яких двох параметрів. Це привело до різкого збільшення кількості випущених серій IC, деякі із них майже не відрізняються одна від одної.

Вибір серії IC при проектуванні цифрових пристрій найпростіший при урахуванні тільки двох параметрів: швидкодії та споживаної потужності. Для зменшення загальної споживаної потужності в одному пристрой як правило необхідно використовувати декілька серій IC. Задача їх оптимального вибору значно ускладнюється при урахуванні всіх чотирьох параметрів. При цьому кожний із параметрів неможливо охарактеризувати одним числом, що ще більше ускладнює проблему вибору серії IC. Наприклад, споживана потужність характеризується трьома числами, що відповідають статичній і динамічній потужності споживання і додатковій потужності розсиковання КМОН IC при їх взаємодії з ТТЛ IC.

В табл. 4.10 на прикладі представлена чотири групи серій IC: серії ACQ і ACTQ (фірма National Semiconductor) – удосконалені КМОН IC другого покоління (сімейство ACMS), у яких особлива увага приділяється зниженню рівня шумів, серії FCTx I FCTxT, де x = A, B, чи C – три градації швидкодії (фірма National Semiconductor) – друге покоління сімейства ACMS, удосконалені КМОН IC, для яких головний наголос ставився на підвищення швидкодії, серія FASTr (фірма National Semiconductor) – друге покоління удосконалених біполярних ТТЛ IC, серія BCT (фірма Texas Instruments) – перше покоління БІКМОН (BICMOS) IC.

Таблиця 4.10 – Параметри груп серій мікросхем КМОН-логіки

Серія	Технологія	Рівні вх/вих	t_{pd} , нс	I_{cc} , мА	I_{OH}/I_{OL} , мА
ACQ	КМОН	КМОН	6,0	0,08	24/24
ACTQ	КМОН	ТТЛ/КМОН	7,5	0,08	24/24
FCTx	КМОН	ТТЛ/КМОН	4,1-4,8	1,5	15/64
FCTxT	КМОН	ТТЛ	4,1-4,8	1,5	15/64
FASTr	ТТЛ	ТТЛ	3,9	50	15/64
BCT	БІКМОН	ТТЛ	5,5	10	15/64

Аналіз енергоспоживання. Для IC всіх ТТЛ-серій і серії ВСТ потужність споживання в основному визначається статичною складовою , а її динамічна складова дуже мала. Перевага IC серії ВСТ перед IC серії FASTr – це набагато менше енергоспоживання в Z-стані ($I_{ccz} = 9$ мА для серії ВСТ і 50 мА для серії FASTr). Для IC КМОН-серій струм живлення складається із дуже незначної статичної складової, динамічної складової і із так званої складової I_{cct} - додаткового струму, що пов'язаний із енергоспоживанням КМОН IC при роботі із входними ТТЛ-рівнями.

Аналіз швидкодії. В мікропроцесорних системах на частку інтерфейсних IC відводиться приблизно 25% загального часу перемікання. Щоб знизити це співвідношення в системах на основі швидкодіючих RISC-процесорів, в яких команди виконуються за один такт, і мікропроцесорів сімейства 486, необхідно використовувати серії FASTr, ВСТ і FCTA. Для систем на базі мікропроцесорів серій 286 і 386 підходять серії ACQ I ACTQ.

Аналіз навантаження. За струмовою навантажувальною здатністю можливі застосування можна поділити на два типи: статичне навантаження і керування лініями передачі. Перевага за статичною навантажувальною здатністю мають серії IC з великим вихідним струмом $I_{ol} = 64$ мА (FCTx, FASTr I ВСТ). При роботі на лінії зв'язку важливе значення має симетричність виходів (рівність вихідних струмів), тому у цьому випадку перевагу слід надати серіям IC ACQ I ACTQ.

Аналіз завад. Всі завади можна поділити на дів групи: завади, що виникають в самій IC і завади, що генеруються системою. Завади, що пов'язані із самою IC, зводяться до викидів напруги на земляних шинах. Вони є наслідком перемикальних перехідних струмів, що протікають по індуктивності виводів заземлення і живлення. Завади, що створюються самою системою, завжди можна понизити до прийнятного рівня за допомогою належних методів проектування незалежно від використованої серії IC.

Методика вибору серій IC. Для вибору серій IC, що наведені у табл. 4.11, можна використовувати блок-схему, що наведена на рис. 4.8. Вибір починається з прийняття рішення щодо пріоритетного параметру (швидкодія, енергоспоживання чи рівень завад). Далі слід визначити, який із параметрів знаходиться на другому за значимістю місці, і який – на третьому. В кожній із точок прийняття рішення блок-схема «запитує» наскільки жорсткі вимоги висуваються до даного параметра.

Якщо обирається гілка з менш жорсткими параметрами, то параметр, що залишився, оптимізується автоматично. Якщо ж рух іде за ніпрямом з більш жорсткими вимогами, то необхідно провести наступний вибір параметрів. На жаль всі параметри не можна оптимізувати одночасно і чим далі заходить процес оптимізації, тим вища ймовірність, що доведеться піти на компроміс відносно вибору основного параметра.




Рисунок 4.8 – Методика вибору серій IC



ЗАПИТАННЯ

- Поняття інтегральної схеми.
- Класифікація інтегральних схем за видом оброблюваного сигналу.
- Класифікація інтегральних схем за технологією виготовлення.
- Основні умовні позначення на зображеннях інтегральних схем.
- Літерні позначення інтегральних схем.
- Вітчизняне та зарубіжне маркування ТТЛ-мікросхем.
- Корпуси інтегральних схем.
- Основні параметри серії ТТЛ-мікросхем – SN-74.
- Параметри інтегральних схем КМОН-логіки.
- Рекомендації щодо вибору серій IC, основні положення, алгоритм.
- Позначення на схемі входів і виходів мікросхем.
- Позначення логічних елементів на схемі.
- Позначення сигналів і мікросхем.

- Маркування мікросхем ТТЛ вітчизняного виробництва.
- Маркування іноземних мікросхем ТТЛ.
- Корпуси цифрових мікросхем.

ДОДАТОК А

Таблиця А.1

Вітчизняна ІС	SN74	t_{PL}/t_{PLH} , нс	I_{CCL}/I_{CCH} , мА	I_{OL}/I_{OH} , мА	Функція
155ЛА1	20	15/22	11/4	16/0.4	4І-НЕ×2
531ЛА1	S20	4.5/5	18/8	20/1	
555ЛА1	LS20	15/15	2.8/0.8	8/0.4	
1531ЛА1	F20	3.8/3.9	5.1/1.4	20/1	
1533ЛА1	ALS20	12/12	1.5/0.4	8/0.4	
155ЛА2	30	15/22	6/2	16/0.4	8І-НЕ
531ЛА2	S30	7/8	10/5	20/1	
555ЛА2	LS30	20/15	1.8/0.48	8/0.4	
1531ЛА2	F30	5/5.5	7/1.5	20/1	
1533ЛА2	ALS30	12/12	0.9/0.36	8/0.4	
155ЛА3	00	15/22	22/8	16/0.4	2І-НЕ×4
531ЛА3	S00	8/7	36/16	20/1	
555ЛА3	LS00	15/15	4/1.6	8/0.4	
1531ЛА3	F00	3.6/3.9	10.2/2.8	20/1	
1533ЛА3	ALS00	12/12	3/0.85	8/0.4	
155ЛА4	10	15/22	16.5/6	16/0.4	3І-НЕ×3
531ЛА4	S10	5/4.5	27/12	20/1	
555ЛА4	LS10	15/15	3/1.2	8/0.4	
1531ЛА4	F10	3.7/3.9	7.7/2.1	20/1	
1533ЛА4	ALS10	10/11	2.2/0.6	8/0.4	
155ЛЕ2	23	15/22	15/9	16/0.8	4АБО-НЕ×2
155ЛЕ3	25	15/22	19/16	16/0.8	4АБО-НЕ×2
155ЛЕ4	27	11/15	26/16	16/0.4	3АБО-НЕ×3
555ЛЕ4	LS27	15/15	3.3/1.5	8/0.4	3АБО-НЕ×3
155ЛЕ5	28	12/9	57/21	48/2.4	3АБО-НЕ×3
155ЛЕ6	128	12/9	57/21	48/2.4	2АБО-НЕ×4
531ЛЕ7	S260	6/5.5	45/29	20/1	2АБО-НЕ×4
					5АБО-НЕ×2

Таблиця А.2

Параметр	TTL	S	LS	ALS	AS	F
Напруга живлення, В	7.0	7.0	7.0	7.0	7.0	7.0
Від'ємна напруга живлення, В	-0.5	-0.5	-0.5	-0.5	-0.5	-0.5
Додатна вхідна напруга, В	5.5	5.5	7.0	7.0	7.0	7.0
Від'ємна вхідна напруга, В	-0.5	-0.5	-0.5	-0.5	-0.5	-1.2
Додатний вхідний струм, мА	1	1	0.1	*	*	*
Від'ємний вихідний струм, мА	-12	-18	-18	-30	-30	-30
Додатна вихідна напруга, В	V _{cc}					
Від'ємна вихідна напруга, В	-0.5	-0.5	-0.5	-0.5	-0.5	-0.5
Температурний діапазон, °C	-65... +150	-65... +150	-65... +150	-65... +150	-65... +150	-65... +150
Допуск по напрузі живлення, В	±5%	±5%	±5%	±10%	±10%	±10%
U_{L} макс, В	0.8	0.8	0.8	0.8	0.8	0.8
U_{IH} макс, В	2.0	2.0	2.0	2.0	2.0	2.0
Крутізна фронтів вхідних сигналів, нс/В	100	50	50	15	8	8

* додатний вхідний струм не протікає.

СЛОВНИК ТЕРМІНІВ

Аналоговий сигнал – Сигнал, що може приймати будь-які значення в певних межах (наприклад, напруга може плавно змінюватися в межах від нуля до десяти вольтів).

Біт – Найменша кількість інформації, двійкова система.

Булева алгебра – Наука, що використовує математичні методи для розв'язання логічних задач.

Вхідна характеристика логічного елемента – Залежність входного струму від зміни напруги.

Вихідна характеристика логічного елемента – Залежність вихідної напруги від струму навантаження для станів високого і низького рівнів.

Двійкова система числення – Система числення з основою два.

Двомісна булева операція – Булева операція над двома змінними.

Диз'юнкція – Булева операція, результатом якої є значення нуля тоді і тільки тоді, коли обидва операнди мають значення нуль.

Дискретизація за часом – Перетворення функції неперервного аргументу в функцію дискретного аргументу.

Завади – Сигнали, що впливають на електронну систему ззовні та спотворюють корисний сигнал (наприклад, електромагнітні випромінювання від радіопередавачів або від трансформаторів).

Імпульсний сигнал – Сигнал, що наростає в тактовий момент, а спадає в межах даного такту.

Інверсія – Одномісна булева операція, результатом якої є значення, протилежне значенню операнда.

Інтегральна мікросхема – Мікроелектронний пристрій, з високою щільністю упакування електрорадіоелементів і з'єднань між ними.

Квантування за рівнем – Перетворення неперервної функції в дискретну множину значень.

Код числа – Запис числа в будь-якій системі числення.

Кон'юнкція – Булева операція, результатом якої є значення одиниці тоді і тільки тоді, коли обидва операнди мають значення “одиниця”.

Логічний елемент – Схема, що виконує елементарну логічну операцію.

Логічна функція – Складна функція з використанням логічних зв'язок НЕ, І, АБО, і т. д.

Макстерм – Функція п змінних, що дорівнює нулю на одному наборі.

Мінтерм – Функція п змінних, що дорівнює одиниці на одному наборі.

Основа позиційної системи числення – Кількість графічних знаків, що використовуються для кодування чисел.

Передатча характеристика логічного елемента – Залежність вихідної напруги від входної.

Сигнал – Будь-яка фізична величина (наприклад, температура, тиск повітря, інтенсивність світла, сила струму й т. д.), що змінюється в часі.

Система числення – Сукупність цифр і правил запису цифр.

Тетрада – Чотири двійкових розряди.

Цифрова обчислювальна система – Фізична система, призначена для алгоритмічної обробки інформації, поданої сигналами.

Цифровий сигнал – Сигнал, що може приймати тільки два (іноді – три) значення з деякими відхиленнями від цих значень.

Шум – Внутрішні хаотичні слабкі сигнали будь-якого електронного пристрою.

СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ

1. Бабич Н. П. Основы цифровой схемотехники: учебное пособие / Бабич Н. П., Жуков И. А. – М. : Издательский дом «Додэка-ХХI», К. : «МК-Пресс», 2007. – 480 с.
2. Рябенький В. М. Цифрова схемотехніка: навч. посібник / Рябенький В. М., Жуйков В. Я., Гулий В. Д. – Львів: «Новий світ-2000», 2009. – 736 с.
3. Бойко В. І. Основи технічної електроніки: У 2 кн. Кн.2. Схемотехніка: підручник / Бойко В. І., Гуржій А. М., Жуйков В. Я. та ін. – К. : Вища школа, 2007. – 510 с.
4. Расчет и конструирование микросхем / [Ю. Калнибогатский, Ю. Королев, Г. Богдан, В. Рогоза]. – К. : Вища школа, 1983 – 279 с.
5. Пухальский Г. И. Цифровые устройства: учебное пособие для ВТУЗов / Г. Пухальский, Т. Новосельцева. – СПб. : Политехника, 1996. – 885 с.
6. Зельдин Е. А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре / Зельдин Е. А. – Л. : Энергоатомиздат, 1986. – 280 с.
7. Преснухин Л. Н. Расчет элементов цифровых устройств / Преснухин Л.Н., Воробьев Н. В., Шишкевич А. А. – М. : Высшая школа, 1991. – 526 с.
8. Зубчак В. И. Справочник по цифровой схемотехнике / Зубчак В. И. – К. : Техника, 1990. – 448 с.
9. Евреинова Э. В. Цифровая и вычислительная техника / Евреинова Э. В. – М. : Радио и связь, 1991. – 446 с.
10. Рицар Б. С. Цифрова техніка / Рицар Б. С. – К. : НМК ВО, 1991. – 371 с.
11. Мальцев П. П. Цифровые интегральные микросхемы: справочник / П. П. Мальцев, Н. С. Долидзе. – М. : Радио и связь, 1994. – 240 с.
12. Зубчук В. И. Справочник по цифровой схемотехнике / Зубчук В. И., Сигорский В. П., Шкуро А. Н. – К. : Техніка, 1990. – 448 с.
13. Угрюмов Е. П. Цифровая схемотехника / Угрюмов Е. П. – СПб. : БХВ-Петербург, 2004. – 528 с.
14. Агаханян Т. М. Интегральные микросхемы: учеб.пособие для ВУЗов / Агаханян Т. М. – М. : Энергоатомиздат, 1983. – 464 с.

Навчальне видання

**Білинський Йосип Йосипович
Гикавий Віктор Арсентійович
Мельничук Андрій Олександрович**

ЦИФРОВА СХЕМОТЕХНІКА

ЧАСТИНА 1

Базові поняття цифрової схемотехніки

Навчальний посібник

Редактор В. Дружиніна

Коректор З. Поліщук

Оригінал-макет підготовлено А. Мельничуком

Підписано до друку 6.05.2011 р.

Формат 29,7 × 42¹/₄. Папір офсетний

Гарнітура Times New Roman

Друк різографічний. Ум друк. арк. 8.4.

Наклад 75 прим. Зам. № 2011-101

Вінницький національний технічний університет,
навчально-методичний відділ ВНТУ
21021, м. Вінниця, Хмельницьке шосе, 95,
ВНТУ, к. 2201.

Тел. (0432) 59-87-36.

Свідоцтво суб'єкта видавничої справи
Серія ДК № 3516 від 01.07.2009р.

Віддруковано у Вінницькому національному технічному університеті
В комп'ютерному інформаційно-видавничому центрі.
21021, м. Вінниця, Хмельницьке шосе, 95,
ВНТУ, ГНК, к.114.
Тел. (0432) 59-87-38.
Свідоцтво суб'єкта видавничої справи
Серія ДК № 3516 від 01.07.2009 р.